专利名称：影像帧同步化的方法与相关装置的制作方法
技术领域：
本发明涉及一种影像显示装置，特别是涉及一种影像帧同步化的方法及相关装置。
背景技术：
图形系统用以将影像显示于显示屏上。例如，一计算机系统可将影像显示于一平面显示器上。此外，像电视系统和摄影机等等，也是属于这类图形系统的例子。为了显示出影像，多半以数据的形式(例如RGB数据)表示影像，再进一步依据所述影像数据以产生显示讯号。标准的视频图像数组(VGA)格式宽640像素、高480像素。而标准的VGA屏幕显示讯号，每秒必须至少更新整个画面60次以上，以避免造成人眼所能察觉到的闪烁，以及让影像能够平滑地移动。这段期间称之为帧更新率(Frame Rate)，而画面更新程序通常从左上角开始，由左自右依次显示。当一列完成后再以同样方式进行下一列的更新操作，直到每一列都更新过之后，更新程序就会从头开始再进行一次。
图1是一已知VGA系统的显示讯号的时序图10。所述显示讯号包含有一垂直同步讯号VS，用以指出每一画面(frame)的起始点；一水平同步讯号HS，用以指出每一列(又称为一水平线)的起始点；以及一数据致能线，用以指定每一条扫瞄线的像素数据。如图1所示，一第一帧起始于该垂直同步讯号的一第一引导缘(leading edge)E1，以及一第二帧起始于一第二引导缘E2。
随着图形系统不断地朝更高分辨率的方向发展，因而产生了将影像数据转换成不同分辨率的需求。图形系统通常使用特殊的电路以转换分辨率。这类电路的例子包括已知装设于计算机系统的主机板上的图形控制芯片，以及液晶显示面板或摄影机上的液晶显示控制芯片组。转换帧更新率是一已知的技术，以不同于新进显示讯号的帧更新率输出一目标显示讯号。由于新进的帧更新率与即将输出的帧更新率不同，所以需要很大的内存以储存新进的像素数据与即将输出的像素数据，从而增加了图形系统的成本与复杂度。
随着图形系统技术的进步，也扩大了输出讯号的帧更新率的范围。绝大多数新型的显示器均能够于来源显示讯号与目标显示讯号使用相同的帧更新率，以使设计简化并减少内存的需求量。这种技术称之为帧同步化，亦即依据每一接收到的来源帧产生一目标帧，并以等同于来源帧的帧更新率输出所述目标帧。
在进行帧同步化时，存在一时间差的重要问题。该来源讯号包含了可视水平线与不可视水平线。正常而言，分辨率是只针对可视像素而言，而实际上，在所述可视水平线的后端，会有额外的不可视水平线与不可视像素存在。如果一分辨率是由x转换成y，则x∶y的比率中也必然包含了所述不可视水平线在内。转换一已知的VGA系统的帧讯号时，就是一个会遭遇到困难的例子。如前所述，已知的VGA系统是640×480，或者说有480条水平线；然而，实际上会有将近504个水平同步讯号送至每一垂直同步讯号。所述额外的水平线即为不可视的水平线，而其存在的目的是用来补足该显示装置要进行下一次更新循环前返回左上角所需的时间。可视的来源水平线与可视的目标水平线的比率，必须等同于所有来源水平线与所有目标水平线的比率。若所使用的一目标显示装置的分辨率为1280×1024，则等同于有1024/480*504或总数为1075.2条的目标水平线。该目标水平线的数目必须为一整数值，可是如果将该目标水平线的数目进位成一整数(round up)，由于该来源帧更新率将会高于该目标帧更新率，因此会发生数据溢位(overflow)的情形。相反地，如果将该目标水平线的数目舍去成一整数(round down)，由于该来源帧更新率将会低于该目标帧更新率，因此会发生数据欠位(underflow)的情形。
发明内容
因此本发明的主要目的是提供一种影像帧同步化的方法与相关装置，以解决上述时间差的问题。
根据本发明披露的一种帧同步化的装置与方法，用以将一来源帧讯号转换成一目标帧讯号。该来源帧讯号是在使用一第一帧更新率的情况下被接收，而该目标帧讯号是在使用一第二帧更新率的情况下被输出。该目标帧讯号包含有多条水平线，且所述水平线的中的每一条均包含有多个像素数据。该方法包含有根据该来源帧讯号输出该目标帧讯号，以及调整至少一所述水平线的像素数据的数目，以使该第一帧更新率实质上相等于该第二帧更新率。
本发明的一优点在于，藉由调整该最后水平线像素数据的数目，便可将最后水平同步讯号与一垂直同步讯号之间的时间差，限定于一预定时间之内。
图1为已知的影像讯号的时序图。
图2为本发明的一影像帧。
图3为显示该水平同步讯号至该垂直同步讯号的时间限制的时序图。
图4为本发明的一帧同步化装置。
图5为本发明的影像帧同步化的流程图。
附图符号说明20 帧22 可视区24、26、28、30、32、34、36 水平线40 帧同步化装置42 转换器44 缓冲器具体实施方式
图2所示为本发明的一目标帧20。目标帧20包含有一第一水平线24，一第一可视水平线26，一最后可视水平线28，以及一最后水平线30。所述水平线的像素数据中包含了不可视边缘讯号和可视像素讯号。因此，图2中还包含有一可视区22，指出了那些被显示在显示装置上的可视像素讯号。可视区22以内为所述可视像素讯号，而可视区22以外为不可视边缘讯号。在本发明接下来的说明当中，所提到的像素数据包含了所述不可视边缘讯号和可视像素讯号。
藉由调整影像帧20中所述不可视边缘讯号的数目，便可解决已知技术中数据溢位或数据欠位的问题。当数据欠位的情况产生时，该来源帧的更新率会略低于该目标帧的更新率。此时加入一些额外的不可视边缘讯号于该目标帧的水平线当中，可增加该目标帧的数据的总数，进而降低该目标帧更新率。额外增加不可视边缘讯号的数目，可确使该来源帧的更新率等同于该目标帧的更新率。而所述额外的边缘讯号是分布在该影像帧的水平线之间。在图2中，额外的边缘讯号加入至水平线32、34以及36。同理，为了消除数据溢位的情况，可自该目标影像帧的水平线当中移除部分的不可视边缘讯号，以减少该目标影像帧中像素数据的总数，进而增加该目标帧的更新率。藉由调整帧的像素数据的数目，以使该第一帧更新率实质上相等于该第二帧更新率。
由于部分显示装置(像是部分液晶显示面板)内部设计的缘故，可能会限制每一水平线中像素数据的数目必需为偶数。这是由于部分液晶显示面板使用除以二的工作时钟，并以两个像素为一组作为处理的单位，因此，这些特定面板的每一水平线中的像素数据的数目就必需是偶数。另外有一些面板使用除以四的时钟，因此，这些特定面板的每一水平线中的像素数据的数目就必需是四的倍数。
图3是一表示该垂直同步讯号D_VS与该水平同步讯号D_HS之间关系的时序图39。对于一些目标显示装置而言，还有另外一项硬件上的限制，亦即该最后水平同步讯号与该垂直同步讯号两者之间的间隔时间TLAST_LINE的限制。对某些显示装置而言，其影像讯号必须遵守TLAST_LINE的限制条件，否则该显示装置便将无法正常运作。
为了满足上述的时间要求，在本发明中，当接收到来源帧讯号的垂直同步讯号时，不会立即产生该目标帧讯号的垂直同步讯号D_VS，而是同步于该目标帧讯号的水平同步讯号D_HS，才产生该该目标帧讯号的垂直同步讯号D’_VS，使得该T’LAST_LINE的间隔时间(E3-E4)可满足该显示装置的限制条件。以图3为例，由于该垂直同步讯号D’_VS延迟了T’LAST_LINE-TLAST_LINE的时间，所以在下一个目标帧的像素数据总数将会减少，以达到该第一帧更新率实质上相等于该第二帧更新率，且满足该显示装置对TLAST_LINE的时间要求。
图4为本发明的一帧同步化装置40。帧同步化装置40包含有一转换器(Scaler)42以及一缓冲器44。具有一第一分辨率的来源影像讯号是在以一第一帧更新率(Frame Rate)下被接收，并储存在缓冲器44中直到被转换器42读取出去为止。将该第一分辨率转换成该第二分辨率的架构与运作方式，是本领域的精神人员所熟知，此处不再详述。转换器42会将该来源影像讯号当中每一影像帧，分别转换成具有一第二帧更新率的该目标影像讯号。
若该第一帧更新率高于该第二帧更新率，则缓冲器44当中的像素数据将会发生数据溢位的状况。此时，转换器42会减少该目标帧中至少一条水平线中的不可视边缘讯号的数目，以提升该第二帧更新率，并解决缓冲器44中可能发生数据溢位的状况。若该第一帧更新率低于该第二帧更新率，则缓冲器44中的像素数据被读出的速度会高过写入的速度，而造成数据欠位的状况。转换器42会增加该目标帧当中至少一条水平线中的不可视边缘讯号的数目，以降低该第二帧更新率，并解决缓冲器44中数据欠位的状况。转换器42会调整该目标帧当中不可视边缘讯号的数目，以使缓冲器44当中的像素数据会维持在一最低水准及一最高水平之间。在此稳定的条件下，该第一帧更新率会实质上相等于该第二帧更新率。
藉由该目标帧的像素数据总数的调整，转换器42会确使该第一帧更新率实质上相等于该第二帧更新率，并使该水平同步讯号与该垂直同步讯号的时间差，能在允许的一时间限制之内。
图5为描述本发明的帧同步化方法的流程图50。流程图50中包含了以下步骤步骤52检查一缓冲器或内存中陆续进来的像素数据是否保持在一最低水准与一最高水平之间。如果是这样的情况，表示该第一帧更新率实质上等同于该第二帧更新率，所以进行步骤60，否则进行步骤54。
步骤54检查是否有数据溢位的情况。若有数据溢位的状况，则进行步骤58，如果没有(那就是数据欠位)，则进行步骤56。
步骤56以增加边缘讯号数目的方式来增加该目标帧的大小，以降低该第二帧更新率。接着进行步骤52。
步骤58以减少边缘讯号数目的方式来降低该目标帧的大小，以提升该第二帧更新率。接着进行步骤52。
步骤60检查该最后水平同步讯号与该垂直同步讯号之间的时间差是否满足该目标显示装置的要求。若满足要求则结束流程，若需要调整时间差，则进行步骤62。
步骤62调整该边缘讯号数目或/及该垂直同步讯号的输出。同步输出该水平同步讯号D_HS与该垂直同步讯号D’_VS。由于该第二帧更新率必须实质上保持恒定，所以必须调整下一个目标帧的像素数据的总数。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明专利的涵盖范围。
权利要求
1.一种影像帧同步化的方法，用以将一来源帧讯号转换成一目标帧讯号，其中该来源帧讯号是以一第一帧更新率下被接收，该目标帧讯号包含有多条水平线，且所述水平线均包含有多个像素数据，该方法包含以下步骤根据该来源帧讯号输出该目标帧讯号，其中该目标帧讯号是以一第二帧更新率下被输出；以及调整至少一所述水平线的像素数据的数目，以使该第一帧更新率实质上相等于该第二帧更新率；其中，所述水平线的像素数据的数目不完全相同。
2.如权利要求1所述的方法，其中每一水平线的像素数据还包含有多个像素讯号及多个边缘讯号，其中调整所述像素数据的数目时，是调整所述边缘讯号的数目。
3.如权利要求2所述的方法，其中所述边缘讯号的数目为偶数。
4.如权利要求1所述的方法，其中藉由调整所述像素数据的数目，可避免数据欠位或数据溢位的情形，并达到该第一帧更新率实质上相等于该第二帧更新率。
5.如权利要求1所述的方法，其还包含有下列步骤根据该水平同步讯号输出一垂直同步讯号。
6.一种转换装置，用以将一来源帧讯号转换成一目标帧讯号，其中该来源帧讯号是以一第一帧更新率下被接收，而该目标帧讯号是以一第二帧更新率下被输出，该目标帧讯号包含有多条水平线，所述水平线的中的每一条均包含有多个像素数据，该转换装置包含有一缓冲器，用以储存至少一部份的所述像素数据；以及一转换器，用以调整至少一所述水平线的像素数据的数目，以使该第一帧更新率实质上相等于该第二帧更新率；其中，所述水平线的像素数据的数目不完全相同。
7.如权利要求6所述的转换装置，其中每一所述水平线的像素数据还包含有多个像素讯号与多个边缘讯号，且当调整所述像素数据的数目时，是调整所述边缘讯号的数目。
8.如权利要求6所述的转换装置，其中该转换器藉由调整所述像素数据数目，以避免数据欠位或数据溢位的情形，并达到该第一帧更新率实质上相等于该第二帧更新率。
9.如权利要求6所述的转换装置，其中该转换器是根据该水平同步讯号输出一垂直同步讯号。
10.一种帧讯号调整装置，用以调整一帧讯号以符合一显示装置的运作要求，该帧讯号包含有多条水平线，每一所述水平线均包含有多个像素数据，该调整装置包含有一缓冲器，用以储存所述像素数据的一部份；以及一转换器，用以调整至少一所述水平线的周期，以使该显示装置可显示该帧讯号。
11.如权利要求10所述的调整装置，其中每一所述水平线的像素数据还包含有多个像素讯号与多个边缘讯号，且当调整所述水平线的周期时，是调整所述边缘讯号的数目。
12.如权利要求10所述的调整装置，其中该转换器是根据该水平同步讯号输出一垂直同步讯号。
全文摘要
一种用来将一第一帧更新率下所接收到的一来源帧讯号，转换成以一第二帧更新率输出的一目标帧讯号的方法与相关装置。藉由调整该目标帧讯号中像素数据的数目，便可使该第二帧更新率与该第一帧更新率成为相同。调整该目标帧讯号中至少一水平线的不可视边缘讯号(Non－Visible Porch Signal)的数量，以避免产生数据溢位(Overflow)或数据欠位(Underflow)的情形。增加不可视的边缘讯号的数量可避免造成数据欠位，而减少不可视的边缘讯号的数量则可避免造成数据溢位的情形。
文档编号G09G5/00GK1578393SQ200410038478
公开日2005年2月9日 申请日期2004年4月28日 优先权日2003年7月18日
发明者龚金盛, 陈思平 申请人:瑞昱半导体股份有限公司