专利名称：电平移位器及使用它的显示装置的制作方法
技术领域：
本发明涉及适用于矩阵型显示装置中的扫描信号线驱动电路、数据信号线驱动电路等的电平移位器，更详细地说，涉及该电平移位器以及使用该电平移位器的扫描信号线驱动电路、数据信号线驱动电路和显示装置。
背景技术：
在矩阵型显示装置中的扫描信号线驱动电路、数据信号线驱动电路中，为了生成向各扫描信号线施加的扫描信号，或取得从影像信号中对向各数据信号线施加的电压进行取样时的时序，广泛使用了移位寄存器。
另外，近年来，以视频摄像机、数字照相机的监视面板为代表的、可以根据图像显示部的取向、显示使显示图像上下或左右反转的镜像的装置也得到了实用化。在这种可将显示图像反转的显示装置中，作为移位寄存器使用了数据的移位方向(扫描方向)可以切换的双向移位寄存器。通过使用该双向移位寄存器，只切换移位方向就可以不存储影像信号而进行镜像显示。
另一方面，IC等电子电路的功耗与频率、负载容量、电压的平方成正比地增加。因此，对生成供给显示装置的影像信号的电路之类与显示装置连接的周边电路，或该显示装置本身，为了降低功耗，有将驱动电压设定得越来越低的趋势。
可是，关于显示装置，为了确保收窄显示部周围的边框部的面积，扩展显示部面积，存在不仅将显示部的电路，而且也将用于驱动显示部的扫描信号线驱动电路、数据信号线驱动电路等与显示部制作在同一基板上的单片显示装置。
但是，在这样的单片显示装置中，特别是在其中用多晶硅薄膜晶体管形成上述扫描信号线驱动电路、数据信号线驱动电路的显示装置中，在各基板之间或即使在同一基板内，阈值电压的差别有时也达到数伏特的程度，很难说驱动电压的降低达到充分。
因此，直接用从降低了驱动电压的周边电路输入的低电压信号不能使驱动显示部的上述扫描信号线驱动电路、数据信号线驱动电路工作，需要将低电压信号升压至这些驱动电路的工作电压的电平移位器。
图11示出了电平移位器的一般电路结构。图11所示的电平移位器900具备PMOS晶体管901、903、905、907和NMOS晶体管902、904、906、908。
PMOS晶体管901、903各自的栅端子与VSS电平连接，各源端子与VDD电平连接，各漏端子与NMOS晶体管902、904各自的漏端子连接。另外，NMOS晶体管902的栅端子与漏端子相互连接，源端子与VSS电平连接。然后，输入信号in(应使之升压的信号)被输入至NMOS晶体管904的源端子。由这些PMOS晶体管901、903和NMOS晶体管902、904构成电平移位部(电平移位装置)912。
上述PMOS晶体管903的漏端子与NMOS晶体管904的漏端子的连接点V2与漏端子间相互连接的PMOS晶体管905和NMOS晶体管906各自的栅端子连接。PMOS晶体管905的源端子与VDD电平连接，NMOS晶体管906的源端子与VSS电平连接，这些PMOS晶体管905和NMOS晶体管906构成倒相器910。
上述PMOS晶体管905的漏端子与NMOS晶体管906的漏端子的连接点，即倒相器910的输出端子与漏端子间相互连接的PMOS晶体管907和NMOS晶体管908各自的栅端子连接。PMOS晶体管907的源端子与VDD电平连接，NMOS晶体管908的源端子与VSS电平连接，这些PMOS晶体管907和NMOS晶体管908构成第2级倒相器911。而且，输出信号out从上述PMOS晶体管907的漏端子与NMOS晶体管908的漏端子的连接点，即倒相器911的输出端子输出。
在上述结构中，虽然由于VSS电平与PMOS晶体管901的栅端子连接，所以PMOS晶体管901导通，PMOS晶体管901的漏端子的电位为VDD电平，但由于该漏端子也与NMOS晶体管902的栅端子连接，所以NMOS晶体管902也导通。其结果是，PMOS晶体管901与NMOS晶体管902的连接点V1的电位为VDD电平与VSS电平之间的某恒定电位，该某恒定电位是NMOS晶体管904的偏置电压。
另外，虽然PMOS晶体管903因VSS电平与其栅端子连接而导通，从而其漏端子的电位也为VDD电平，但是NMOS晶体管904因对其栅端子施加了作为上述连接点V1的电位的偏置电压也导通。其结果是，作为PMOS晶体管903与NMOS晶体管904的连接点V2的电平移位部912的输出端子V2的电位由从输入端子输入的输入信号in的电位决定，在输入信号的Low(低电平)为VSS电平，其High(高电平)为VCC电平(VCC＜VDD)＝的场合，若输入信号in为Low(低电平)，则连接点V2的电位为VDD电平与VSS电平之间的某恒定电位Vlow，若输入信号in为High(高电平)，则连接点V2的电位为VDD电平与VCC电位之间的某恒定电位Vhigh。
由PMOS晶体管905和NMOS晶体管906构成的倒相器910的阈值在电位Vlow与电位Vhigh之间，如果施加于该倒相器910的连接点V2的电位是Vlow，则PMOS晶体管905导通，成为其输出端子的连接点V3的电位为VDD电平。另一方面，如果连接点V2的电位是Vhigh，则NMOS晶体管906导通，连接点V3的电位成为VSS电平。
由PMOS晶体管907和NMOS晶体管908构成的倒相器911是通常的倒相器，如果施加于该倒相器911的连接点V3的电位为VDD电平，则NMOS晶体管908导通，其输出信号out成为VSS电平。另一方面，如果连接点V3的电位为VSS电平，则PMOS晶体管907导通，其输出信号out的电位为VDD电平。
也就是说，当输入至电平移位部912的输入信号in为Low输入(VSS电平)时，高电压的输出信号out为VSS电平，当低电压的输入信号in为High输入(VCC电位)时，高电压的输出信号out为VDD电平。这样一来，作为低电压信号的输入信号in向作为高电压信号的输出信号out进行了电平移位。
但是，在这种结构的电平移位器900中，存在从High(高电平)侧的VDD电平的电源向Low(低电平)侧的VSS电平的电源流动的电流通路，在该通路上常时地流过称为恒定电流的电流。详细地说，恒定电流从PMOS晶体管901向NMOS晶体管902流动，借助于这样的恒定电流的流动，连接点V1成为规定的电位，形成NMOS晶体管904的偏置电压，上述电平移位部912工作。可是，这样的恒定电流虽然在将低电压的输入信号in向高电压的输出信号out进行电平移位时是必要的，但在不需要进行电平移位时也极其浪费地流动，因而造成不必要的电流消耗。
在日本国公开专利公报《特开2000-322020号》(2000年11月24日公开)中，作为用于降低在这种电平移位器中发生的不必要的电流消耗的技术，公开了置于双向移位寄存器两侧的、将起始信号(start信号)进行升压的各电平移位器之中的由于移位方向方面的原因而未被使用的电平移位器中的切断恒定电流的通路的技术。
在安装了可切换移位方向的双向移位寄存器的面板的场合，由于启动双向移位寄存器的起始信号需要从双向移位寄存器的两侧输入，所以往往将用于对起始信号进行电平移位的电平移位器设置在双向移位寄存器的两侧。但是，由于移位方向并非屡次变化，所以只要不切换移位方向，设置在两侧的上述电平移位器中的一方就处于完全不被使用的状态。据此，可以消除在该部分发生的不必要的电流消耗。
另外，本申请的申请人先前提出了在移位寄存器工作期间消除起始信号的电平移位器的恒定电流，求得比上述日本国公开专利公报《特开2000-322020号》的结构更加低功耗化的结构(特愿2003-3284号(2003年1月9日申请)，对应的在美国的申请是US 2003/0179174A1(2003年9月25日在美国公开))。
这着眼于如下事实在上述日本国公开专利公报《特开2000-322020号》中所述的结构中，由于在使用的电平移位器中总有恒定电流流过，所以在该部分也发生了相当大的不必要的功耗。
也就是说，只是在起始信号从Low(低电平)向High(高电平)，或者从High(高电平)向Low(低电平)变化时，即只是在双向移位寄存器启动时，起始信号需要移位寄存器，在除此以外的场合，不需要电平移位器。换言之，在双向移位寄存器工作时，起始信号的电平移位器可以不工作，不需要电平移位器的恒定电流。于是，借助于在移位寄存器工作期间，消除起始信号的电平移位器的恒定电流，可以求得低功耗。
然而，由于通常当双向移位寄存器的起始信号为低电压时，切换双向移位寄存器的移位方向的移位方向切换信号同样也是低电压，所以当然也具备将该移位方向切换信号进行升压的电平移位器。因此，在移位方向切换信号的电平移位器中也发生了由上述恒定电流引起的不必要的功耗。
但是，上述日本国公开专利公报《特开2000-322020号》和本申请的申请人先前提出的US 2003/0179174 A1都是求得将起始信号升压的电平移位器中的低功耗的技术，均未对求得将上述移位方向切换信号升压的电平移位器中的低功耗的技术作任何记述。
另外，当切换双向移位寄存器的移位方向时，需要在双向移位寄存器中的移位工作结束至向双向移位寄存器新施加起始信号之间改变移位方向切换信号。这是由于如果在双向移位寄存器中的信号移位中移位方向切换信号改变，则在双向移位寄存器的移位工作的过程中方向会反转，出现不能显示正常图像的期间。
针对此问题，为了以规定的时序对双向移位寄存器施加移位方向切换信号，需要构成如下的逻辑不管移位方向切换信号的变化在何时产生，都是在双向移位寄存器的信号移位工作结束后，下一个起始信号输入前的期间才能将其输入。
这样，上述的移位方向切换信号的电平移位器中的不必要的电流消耗问题并非只是移位方向切换信号的电平移位器的问题，在与移位方向一样不太发生变化的信号，例如像切换分辨率的分辨率切换信号、选择二进制驱动器/模拟驱动器的驱动器切换信号那样的信号的电平移位器中也发生了该问题。
发明内容
本发明的目的在于提供能够降低像双向移位寄存器的移位方向切换信号那样的不太变化的信号的电平移位器中的不必要的电流消耗，从而求得低功耗，同时在该信号发生变化生时可以不产生时间延迟地对应于该变化的电平移位器，以及使用了该电平移位器的扫描信号线驱动电路、数据信号线驱动电路和显示装置。
为达到上述目的，本发明的电平移位器是与移位寄存器组合配置，具有流过恒定电流的电平移位部，利用该电平移位部使输入信号的信号电平进行电平移位的电平移位器，上述输入信号的频率比移位寄存器的起始信号的低，并且该电平移位器包含工作控制部，该工作控制部利用移位寄存器的起始信号在该起始信号为激活电平的期间使上述恒定电流流过，激活上述电平移位部，在上述起始信号为非激活电平的期间切断上述恒定电流的流动，使上述电平移位部非激活。
据此，由于借助于工作控制部的工作，只是在起始信号为激活电平的期间恒定电流流过电平移位部，在起始信号为非激活电平的期间恒定电流被切断，所以与恒定电流常时地持续流动的结构相比抑制了功耗，求得了低功耗。
而且，由于电平移位部的激活只是在移位寄存器的起始信号为激活电平的期间，所以输入信号被电平移位部进行电平移位的时刻不与移位寄存器的移位工作期间重叠。因此，即使输入信号在移位寄存器的移位工作中发生变化，对其进行的电平移位以及由此引起的工作变化(变化被反映)也总是在移位寄存器不进行移位工作的期间内发生，故而无需采取任何措施以求由输入信号的变化引起的工作变化不在移位寄存器的移位工作中发生。
另外，由于由输入信号的变化引起的工作变化在输入信号的变化发生之后的下一次移位寄存器的移位工作期间发生，所以在输入信号发生变化时可以不产生时间延迟地将该变化与工作对应起来。
为达到上述目的，本发明的扫描信号线驱动电路是具备了移位寄存器、用于驱动扫描信号线的扫描信号线驱动电路，它具有流过恒定电流的电平移位部，利用该电平移位部使输入信号的信号电平进行电平移位的电平移位器被配置在上述移位寄存器的输入侧，该电平移位器的上述输入信号的频率比移位寄存器的起始信号的低，并且该电平移位器具有工作控制部，该工作控制部利用移位寄存器的起始信号在该起始信号为激活电平的期间使上述恒定电流流过，激活上述电平移位部，在上述起始信号为非激活电平的期间切断上述恒定电流的流动，使上述电平移位部非激活。
为达到上述目的，本发明的数据信号线驱动电路是具备了移位寄存器、用于驱动数据信号线的数据信号线驱动电路，它具有流过恒定电流的电平移位部，利用该电平移位部使输入信号的信号电平进行移位的电平移位器被配置在上述移位寄存器的输入侧，该电平移位器的上述输入信号的频率比移位寄存器的起始信号的低，并且该电平移位器具有工作控制部，该工作控制部利用移位寄存器的起始信号在该起始信号为激活电平的期间使上述恒定电流流过，激活上述电平移位部，在上述起始信号为非激活电平的期间切断上述恒定电流的流动，使上述电平移位部非激活。
为达到上述目的，本发明的显示装置是具有具备了移位寄存器的扫描信号线驱动电路和具备了移位寄存器的数据信号线驱动电路，该扫描信号线驱动电路和数据信号线驱动电路在被相互交叉的多条扫描信号线和数据信号线划分出的显示部驱动扫描信号线和数据信号线，写入影像信号进行显示的显示装置，在上述扫描信号线驱动电路和数据信号线驱动电路的至少一方配备了如下的电平移位器该电平移位器是与移位寄存器组合配置，具有流过恒定电流的电平移位部，利用该电平移位部将输入信号的信号电平进行电平移位的电平移位器，上述输入信号的频率比移位寄存器的起始信号的低，并且该电平移位器具有工作控制部，该工作控制部利用移位寄存器的起始信号在该起始信号为激活电平的期间使上述恒定电流流过，激活上述电平移位部，在上述起始信号为非激活电平的期间切断上述恒定电流的流动，使上述电平移位部非激活。
由于用多晶硅等形成的、与显示面板一体形成的数据信号线驱动电路和扫描信号线驱动电路的载流子迁移率比用单晶硅芯片形成的外部电路的低等情况，所以其工作电压高，另一方面，由于外部电路的驱动电压低，所以需要在输入来自外部电路的信号的驱动电路中安装电平移位器。通过应用本发明的移位寄存器可以有效地实现数据信号线驱动电路、扫描信号线驱动电路以及显示装置的低功耗。
而且，不仅低功耗，还由于在移位寄存器的移位工作中，亦即在写入工作中不反映输入信号的变化，所以即使输入信号是直接对显示有贡献的信号也不会发生显示不良，并且能够不产生时间延迟地反映由输入信号的变化引起的显示上的变化。
本发明的其它目的、特征和优点通过下面示出的记述可以充分地明白。另外，本发明的优越性从参照附图的以下说明中可以明了。
图1示出了本发明的一个实施例，它是示出电平移位器的结构的电路图。
图2是示出包含上述电平移位器的扫描信号线驱动电路的电学结构的方框图。
图3是说明图2的扫描信号线驱动电路的工作的时序图。
图4是示出在图2的扫描信号线驱动电路中配备的电平移位器组的电学结构的方框图。
图5是示出本发明的比较例的扫描信号线驱动电路的电学结构的方框图。
图6是说明图5的比较例的扫描信号线驱动电路的工作用的时序图。
图7是示出在图5的比较例的扫描信号线驱动电路中配备的电平移位器组的电学结构的方框图。
图8是示出在本发明的比较例的扫描信号线驱动电路中设置的比较例的电平移位器的结构的电路图。
图9是示出应用本发明的移位寄存器的图像显示装置的一个结构例的方框图。
图10是图9所示的图像显示装置中的像素的等效电路图。
图11是示出一般的电平移位器的结构的电路图。
具体实施例方式
首先利用图5～图8说明本发明的比较例的结构。图5是比较例的扫描信号线驱动电路200的方框图。在该比较例的扫描信号线驱动电路中，借助于只是在双向移位寄存器204(参照图5)的末级输出为High(高电平)的期间流过将用于切换双向移位寄存器的移位方向的移位方向切换信号UD(参照图6)进行升压的电平移位器201a(参照图7)的恒定电流，求得低功耗。
扫描信号线驱动电路200以单片形成，具备电平移位器组201、移位寄存器块202和末级输出选择电路203。
电平移位器组201由用于将从显示装置外部输入的各种输入信号从低电压向高电压进行电平移位的多个电平移位器构成。作为上述输入信号，有切换后述的双向移位寄存器204的移位方向的移位方向切换信号UD，作为双向移位寄存器204的移位时钟的第1和第2时钟信号CK1、CK2，以及使双向移位寄存器204的移位工作开始的起始信号(start信号)SP等。这些各输入信号经配备在电平移位器组201中的、对应的规定电平移位器，形成面板内移位方向切换信号UDz，面板内第1和第2时钟信号CK1Z、CK2Z，以及面板内起始信号SPZ。
移位寄存器块202以由级联连接的n+2级的触发器SR0、SR1、…、SRn、SRn+1组成的双向移位寄存器204；以及配置在该双向移位寄存器2 04的两侧的起始信号选择电路205、205构成。当扫描信号线OUT为OUT1～OUTn的n条时，移位寄存器204中的触发器SR1、…、SRn的输出对扫描信号线OUT1～OUTn进行驱动。而且，两端的触发器SR0和SRn+1的输出根据移位方向或用于起始信号SP的检测，或用于末级触发器的复位。
末级输出选择电路203是依赖于双向移位寄存器204的移位方向的移位寄存器块204的末级输出的选择电路。如上所述，只在双向移位寄存器204的末级输出为High(高电平)的期间，在该比较例的扫描信号线驱动电路中流过用于切换移位方向的移位方向切换信号UD的电平移位器的恒定电流。在双向移位寄存器204中，由于末级输出随移位方向而异，所以必须有用于选择末级输出的电路结构。
在图6的时序图中示出了上述扫描信号线驱动电路200的动作。如图6所示，在起始信号SP输入到扫描信号线驱动电路200(起始信号SP为High(高电平)，即为激活电平)后，从检测出将其进行了电平移位的面板内起始信号SPZ的下一个时钟CKZ(这时为CK1Z)起，垂直显示期间开始。
在垂直显示期间，当双向移位寄存器204的移位方向为正向时，即以触发器SR0作为前端，触发器SRn+1作为末端的时，借助于移位寄存器块202的输出从初级扫描信号线OUT1到末级扫描信号线OUTn依次进行输出(依次为High(高电平))，当对扫描信号线OUTn完成输出(成为Low(低电平))时，进入垂直回扫期间。另一方面，当移位方向为反向时，即以触发器SRn+1作为前端，触发器SR0作为末端的时，移位寄存器块202的输出从初级扫描信号线OUTn到末级扫描信号线OUT1依次输出，当对扫描信号线OUT1完成输出时，进入垂直回扫期间。作为1幅画面的显示期间的1个帧由这样的垂直显示期间和垂直回扫期间构成，显示装置通过反复进行该1个帧，连续进行显示。
然后，如图6所示，在该比较例的扫描信号线驱动电路中，在移位寄存器块202中的末级扫描信号线OUTn上的输出为High(高电平)的期间，将使恒定电流流过移位方向切换信号UD的电平移位器的启动信号en设置为High(高电平)。在启动信号en为High(高电平)的期间能够使移位方向切换信号UD进行电平移位。于是，在末级扫描信号线OUTn上的输出的下降，即en信号的下降时，保持进行了电平移位的移位方向切换信号UD的信号电平，这时，该变化反映在面板内切换信号UDz上(图中的点B)。
在这里，之所以在末级扫描信号线OUTn上的输出下降时将移位方向切换信号UD的变化反映到面板内移位方向切换信号UDz上，是由于如果在垂直显示期间切换移位方向切换信号UDz，则双向移位寄存器204的移位方向在垂直显示期间之内反转，显示发生紊乱的缘故。如果是在垂直回扫期间内，由于双向移位寄存器204没有工作，所以不对显示产生影响。
在图7中示出了上述电平移位器组201的方框图。电平移位器组201由起始信号SP的电平移位器201d，第1和第2时钟信号CK1、CK2各自的电平移位器201b、201c，以及移位方向切换信号UD的电平移位器201a组成。另外，UDBz是面板内移位方向切换信号的反转信号。
图8示出了移位方向切换信号UD的电平移位器201a的电路结构。电平移位器201a具备PMOS晶体管501、503、505、508、509、512、514、516、517和NMOS晶体管502、504、506、507、510、511、513、515、518、519而被构成。
这里，PMOS晶体管501、503、505和NMOS晶体管502、504、506与构成图11的电平移位器的PMOS晶体管901、903、905和NMOS晶体管902、904、906有大致相同的结构，电平移位部(电平移位装置)523由PMOS晶体管501、503和NMOS晶体管502、504构成，倒相器531由PMOS晶体管505和NMOS晶体管506构成。它们的不同之处是；启动信号en经倒相器530输入至PMOS晶体管501、503各自的栅端子，同时NMOS晶体管507的漏端子与NMOS晶体管502的相互连接的漏端子与栅端子的连接点连接。该NMOS晶体管507的源端子与VSS电平连接，启动信号en经倒相器530输入至其栅端子。移位方向切换信号ed输入至NMOS晶体管504的源端子。
构成倒相器531的PMOS晶体管505和NMOS晶体管506中的各自的漏端子之间的连接点与PMOS晶体管509和NMOS晶体管510的相互连接的栅端子连接。上述PMOS晶体管509的源端子同其源端子与VDD电平连接的PMOS晶体管508的漏端子连接，启动信号en输入至该PMOS晶体管508的栅端子。另一方面，NMOS晶体管510的源端子同其源端子与VSS电平连接的NMOS晶体管511的漏端子连接，启动信号en经倒相器530输入至该NMOS晶体管511的栅端子。
另外，PMOS晶体管509和NMOS晶体管510各自的漏端子之间的连接点与PMOS晶体管512和NMOS晶体管513的相互连接的源端子之间的连接点连接，同时还与构成倒相器531的PMOS晶体管505和NMOS晶体管506的相互连接的栅端子的连接，由PMOS晶体管505、508、509和NMOS晶体管506、510、511构成第1闩锁电路524。
启动信号en输入至上述PMOS晶体管512的栅端子，启动信号en经倒相器530输入至NMOS晶体管513的栅端子。该PMOS晶体管512和NMOS晶体管513各自的漏端子之间的连接点与构成倒相器532的PMOS晶体管514和NMOS晶体管515各自的栅端子连接。该PMOS晶体管514和NMOS晶体管515各自的漏端子也相互连接，PMOS晶体管514的源端子与VDD电平连接，NMOS晶体管515的源端子与VSS电平连接。这些PMOS晶体管514和NMOS晶体管515构成倒相器532。
作为这些PMOS晶体管514和NMOS晶体管515各自的栅端子的连接点的倒相器532的输出端子与PMOS晶体管517和NMOS晶体管518各自的栅端子连接。PMOS晶体管517的源端子同其源端子与VDD电平连接的PMOS晶体管516的漏端子连接，启动信号en经倒相器530输入至该PMOS晶体管516的栅端子。另一方面，NMOS晶体管518的源端子同其源端子与VSS电平连接的NMOS晶体管519的漏端子连接，启动信号en输入至该NMOS晶体管519的栅端子。
另外，内部移位方向切换信号UDz从作为这些PMOS晶体管517和NMOS晶体管518各自的漏端子之间的连接点的输出端子输出。另外，该输出端子与构成倒相器532的PMOS晶体管514和NMOS晶体管515的栅端子连接，由PMOS晶体管514、516、517和NMOS晶体管515、518、519构成第2闩锁电路535。
在这样的结构中，当启动信号en为High(高电平)(VDD电平)时，由于NMOS晶体管507关断，Low(低电平)(VSS电平)被输入至PMOS晶体管501和PMOS晶体管503的栅端子，所PMOS晶体管501、NMOS晶体管502、PMOS晶体管503、NMOS晶体管504、PMOS晶体管505、NMOS晶体管506与图9的移位寄存器的PMOS晶体管901、NMOS晶体管902、PMOS晶体管903、NMOS晶体管904、PMOS晶体管905、NMOS晶体管906相同，进行使移位方向切换信号UD的信号电平改变的电平移位工作。
另外，由于PMOS晶体管508和NMOS晶体管511同时关断，所以PMOS晶体管508、509和NMOS晶体管510、511都不工作。另外，由于PMOS晶体管512和NMOS晶体管513同时关断，所以将移位方向切换信号UD进行电平移位并反转了的信号不对PMOS晶体管514和NMOS晶体管515以后的电路组产生影响。由于这些PMOS晶体管514和NMOS晶体管515以后的电路组中的PMOS晶体管516和NMOS晶体管519导通，并构成第2闩锁电路535，所以保持启动信号en为High(高电平)之前的输出UDz。
亦即，虽然在启动信号en为High(高电平)时电平移位部523工作，使移位方向切换信号UD的信号电平进行电平移位，但面板内移位方向切换信号UDz保持启动信号en为High(高电平)之前的信号电平。
另一方面，当启动信号en为Low(低电平)(VSS电平)时，由于PMOS晶体管501、503关断，NMOS晶体管507导通，NMOS晶体管502、504的栅端子为VSS电平，所以NMOS晶体管502、504关断。因此，恒定电流不流过电平移位部523，电平移位部523不对移位方向切换信号UD进行电平移位工作。
这时，由于PMOS晶体管508和NMOS晶体管511同时导通，所以PMOS晶体管508、509和NMOS晶体管510、511与PMOS晶体管505和NMOS晶体管506一起构成第1闩锁电路，保持在启动信号en成为Low(低电平)(VSS电平)之前进行了电平移位的信号的反转信号。由于PMOS晶体管512和NMOS晶体管513导通，所以该被保持的信号被由PMOS晶体管514和NMOS晶体管515构成的倒相器532反转，所输出的面板内移位方向切换信号UDz为启动信号en成为Low(低电平)(VSS电平)之前进行了电平移位的信号。这时，由于PMOS晶体管516和NMOS晶体管519同时关断，所以PMOS晶体管516、517和NMOS晶体管518、519都不工作。
亦即，启动信号en为Low(低电平)时电平移位部523不工作，面板内移位方向切换信号UDz保持在启动信号en成为Low(低电平)之前的进行了电平移位的信号电平。
因此，虽然移位方向切换信号UD的电平移位器201a只是在启动信号en为High(高电平)的期间启动，流过恒定电流，在该期间对移位方向切换信号UD进行电平移位，但该进行了电平移位的信号在面板内移位方向切换信号UDz上的反映是在启动信号en的下降时刻。
但是，在这样的比较例的结构中，即在将移位寄存器块202的末级输出作为移位方向切换信号UD的电平移位器的启动信号en进行控制的结构中，即使在垂直回扫期间改变移位方向切换信号UD，它在面板内移位方向切换信号UDz上的反映是在其后的垂直显示期间结束之后，实际显示的反转(工作状态发生变化)是从移位方向切换信号UD被切换后的下一帧开始。如用图6进行说明，则由于虽在第1帧的垂直回扫期间改变移位方向切换信号UD(点A)，但该变化不在第2帧的垂直显示期间反映到面板内移位方向切换信号UDz上，而在第2帧的垂直回扫期间反映(点B)，所以在显示上所反映的为第3帧。因此，用比较例的结构，在移位方向切换与显示之间产生了时间延迟。
另外，在移位方向为正向(触发器SR0→触发器SRn+1方向)的场合与移位方向为反向(触发器SRn+1→触发器SR0方向)的场合，作为移位寄存器块202中的末级的输出级OUT并不相同。在正向时末级为输出级OUTn，而为反向时末级为输出级OUT1。因此，需要按照移位方向，对成为使恒定电流流过移位方向切换信号UD的电平移位器的启动信号en的移位寄存器块202的末级输出究竟是输出级OUTn或OUT1的哪一个进行选择的上述末级输出选择电路203。
下面利用图1至图4说明作为解决这种不良状况的措施的本发明的一个实施例。另外，为说明方便，对与在上述比较例中使用过的构件具有相同功能的构件标以相同的参照符号，省略其说明。
图2是本实施例中的扫描信号线驱动电路300的方框图，图3是示出该扫描信号线驱动电路的工作的时序图。
如图2所示，本扫描信号线驱动电路300在也是以单片形成这一点以及在具备移位寄存器块202这一点与比较例的相同。与比较例的扫描信号线驱动电路的不同点是具备取代电平移位器组201的电平移位器组301以及具备末级输出选择电路203。
电平移位器组301如在图4中示出它的方框图那样，具备作为移位方向切换信号UD的电平移位器的301a，以取代图7的方框图所示的电平移位器组201的201a。启动信号EN输入至电平移位器301a，电平移位器301a的恒定电流，从而工作状态由该启动信号EN控制。然后，如图2所示，在本实施方式中，采用由电平移位器201d对双向移位寄存器204的起始信号(start信号)进行了电平移位的面板内起始信号SPZ作为该启动信号EN。
图1示出了移位方向切换信号UD的电平移位器的301a的电路结构。电平移位器301a具备PMOS晶体管901、903、905、908、909、912和NMOS晶体管902、904、906、907、910、911、913。
这里，PMOS晶体管901、903、905、908、909和NMOS晶体管902、904、906、910、911与构成图8的电平移位器的PMOS晶体管501、503、505、508、509和NMOS晶体管502、504、506、510、511有相同的结构。因此，本电平移位器301a有具备了取代电平移位器201a中其PMOS晶体管512和NMOS晶体管513以后的电路组的、与构成在图11的电平移位器中示出的通常的倒相器的PMOS晶体管907和NMOS晶体管908相同的PMOS晶体管912和NMOS晶体管913的结构。
在上述结构中，当启动信号EN为High(高电平)(VDD电平)时，即起始信号SPZ为High(高电平)(VDD电平)时，启动信号EN被倒相器530反转后进行输入的NMOS晶体管907关断，Low(低电平)(VSS电平)输入至PMOS晶体管901和903的栅端子。另外，由于PMOS晶体管908和NMOS晶体管911同时关断，所以PMOS晶体管908、909和NMOS晶体管910、911都不工作。因此，电平移位器301a成为与图11的电平移位器相同的电路结构。即，启动信号EN为High(高电平)时面板内移位方向切换信号UDZ为将移位方向切换信号UD进行了电平移位的信号。
另一方面，当启动信号EN为Low(低电平)(VSS电平)时，即起始信号SPZ为Low(低电平)(VSS电平)时，由于PMOS晶体管901、903同时关断，NMOS晶体管907导通，NMOS晶体管902、904的栅端子成为VSS电平，所以NMOS晶体管902、904也关断。于是，电平移位部523中的恒定电流消失，电平移位部523不工作。这时，由于PMOS晶体管908和NMOS晶体管911同时导通，所以PMOS晶体管908、909和NMOS晶体管910、911与PMOS晶体管905和NMOS晶体管906一起构成第1闩锁电路524(信号电平保持装置)，保持在启动信号EN成为Low(低电平)(VSS电平)之前进行了电平移位的信号的反转信号。该被保持的信号借助于由PMOS晶体管912和NMOS晶体管913构成的倒相器917成为非反转信号。
亦即，启动信号EN为Low(低电平)时移位方向切换信号UD的电平移位器不工作，面板内部的移位方向切换信号UDZ保持在启动信号EN成为Low(低电平)之前进行了电平移位的信号。
据此，移位方向切换信号UD的电平移位器电路301a只是在启动信号EN为High(高电平)的期间，亦即起始信号SPZ为High(高电平)的期间启动，流过恒定电流，在该期间对移位方向切换信号UD进行电平移位，并且该进行了电平移位的信号反映到面板内部的移位方向切换信号UDZ上。在启动信号EN为Low(低电平)时，亦即起始信号SPZ为Low(低电平)时该进行了电平移位的信号仍被保持。下面利用图3进行说明，由于当在第1帧的垂直回扫期间使UD变化时(点C)，面板内移位方向切换信号UDZ在点D处发生变化，并在第2帧的垂直显示期间已反映了出来，所以未产生时间延迟。另外，在这里，工作控制装置由倒相器530，PMOS晶体管908、909和NMOS晶体管907、910、911等构成。
如以上所述，在本实施例的扫描信号线驱动电路300中，由于只是在起始信号SP为High(高电平)(激活电平)的期间在电平移位部523中流过恒定电流，在起始信号SP为Low(低电平)(非激活电平)的期间切断恒定电流，所以与常时地持续流过恒定电流的结构相比抑制了功耗，求得了低功耗。
但是，由于电平移位器301a的电平移位部523的激活只是在双向移位寄存器204的起始信号SP为High(高电平)的期间，所以移位方向切换信号UD被电平移位部523进行电平移位的时刻与双向移位寄存器204的移位工作期间不重叠。因此，即使移位方向切换信号UD在双向移位寄存器204的移位工作中发生变化，也能对其进行电平移位，由此产生的移位方向的切换总是在双向移位寄存器204不进行移位工作的期间(垂直回扫期间)中，由移位方向切换信号UD的变化产生的移位方向的切换不在对显示有影响的双向移位寄存器204的移位工作中。
另外，由于移位方向的变化在移位方向切换信号UD变化紧后面的双向移位寄存器204的移位工作期间发生，所以在移位方向切换信号UD发生变化时可以不产生时间延迟地将该变化与工作对应起来。
另外，由于电平移位器301a在非激活时保持了切断第1闩锁电路524中的恒定电流之前的、进行了电平移位的信号电平，所以没有如下现象在电平移位部523被非激活、电平移位器301a停止工作的期间，电平移位器301a的输出电压变得不稳定，与电平移位器301a连接的后级电路的工作变得不稳定。
另外，虽然在本实施方式中例示了扫描信号线驱动电路，但将移位方向切换信号的电平移位器301a安装到数据信号线驱动电路中的结构当然也是可以的。另外，虽然在这里对不太变化的移位方向切换信号的电平移位器301a进行了说明，但并不限于此。只要是例如像分辨率切换信号、二进制驱动器/模拟驱动器的切换信号那样的、频率比移位寄存器204的起始信号的频率低的信号，都可以使用与上述电平移位器301a相同的电平移位器，可以得到与本实施例相同的效果。
最后，作为安装了包含以上述方式构成的电平移位器301a的扫描信号线驱动电路或数据信号线驱动电路的一个很好的应用例，说明应用于图像显示装置的情形。图9是该图像显示装置21的方框图。
该图像显示装置21大体是在显示面板22上安装了生成影像信号DAT的控制电路23而被构成。上述显示面板22具备具有排列成矩阵状的像素PIX的显示部24、驱动上述各像素PIX的扫描信号线驱动电路25和数据信号线驱动电路26而被构成。扫描信号线驱动电路25具备移位寄存器25a，数据信号线驱动电路26具备移位寄存器26a和取样电路26b。具有上述电平移位器301a的电路结构的电平移位器与这些移位寄存器25a、26a的至少一方组合起来配备。
为了减少制造工艺和布线电容，显示部24和两驱动电路25、26在同一基板上以单片形成。另外，为了集成更多的像素PIX，扩大显示面积，上述显示部24和驱动电路25、26由在玻璃基板上形成的多晶硅薄膜晶体管等构成。另外，也可以使用应变点在600℃以下的通常的玻璃基板，上述多晶硅薄膜晶体管在不发生由应变点以上的处理引起的翘曲和挠曲的条件下，在600℃以下的处理温度下制造。
在上述显示部24中，借助于扫描信号线驱动电路25和数据信号线驱动电路26经扫描信号线OUT1～OUTn和数据信号线DL1～DLk将来自上述控制电路23的影像信号DAT依次写入到由相互交叉的n条扫描信号线OUT1～OUTn和k条数据信号线DL1～DLk划分形成的上述各像素PIX的区域，来进行图像显示。各像素PIX例如按图10所示的方式构成。
在图10中，对上述扫描信号线OUT和数据信号线DL以及像素PIX附加了表示地址的k以下的任意整数i和n以下的任意整数j。各像素PIX具备其栅与扫描信号线OUT连接，其源与数据信号线DL连接的场效应晶体管(开关元件)SW；以及其一个电极与该场效应晶体管SW的漏连接的像素电容Cp。上述像素电容Cp的另一个电极与为所有像素PIX共用的公用电极线连接。上述像素电容Cp由液晶电容CL和根据需要而附加的辅助电容器Cs构成。
因此，当扫描信号线OUT被选择时，场效应晶体管SW导通，施加于数据信号线DL上的电压被施加至像素电容Cp。另一方面，在上述扫描信号线OUT的选择期间结束后，场效应晶体管SW被关断的期间，像素电容Cp继续保持该关断时的电压。这里，液晶的透射率或反射率随施加至液晶电容CL上的电压变化。因此，通过选择扫描信号线OUT，对数据信号线DL施加相应于影像信号DAT的电压，可以按照影像信号DAT来改变像素PIX的显示状态。
另外，在控制电路23与数据信号线驱动电路26之间，以时分方式向各像素PIX传送影像信号DAT，数据信号线驱动电路26以基于构成时序信号的、具有规定周期的时钟信号CK1Z、CK2Z和起始信号SPZ的时序，从影像信号DAT中抽出传向各像素PIX的影像数据。具体而言，借助于移位寄存器26a与来自控制电路23的时钟信号CKS同步地依次将起始脉冲SPS进行移位，生成相隔规定间隔、时刻不同的输出信号D1～Dk，取样电路26b在该各输出信号D1～Dk所指示的时刻对上述影像信号DAT进行取样，向各数据信号线DL1～DLk输出。
同样地，在扫描信号线驱动电路25中，借助于移位寄存器25a与来自控制电路23的时钟信号CKG(CK1、CK2)同步地依次将起始信号SPG(SP)移位，将相隔规定间隔、时刻不同的扫描信号向各扫描信号线OUT1～OUTn输出。
在按上述方式构成的图像显示装置21中，如上所述，在显示面板22上形成的显示部24和驱动电路25、26用多晶硅薄膜晶体管等形成，其驱动电压Vcc例如被设定为约15V，与此相对照，另外以集成电路芯片形式形成的控制电路23用单晶硅晶体管形成，其驱动电压例如被设定为5V或其以下，即比上述驱动电压Vcc低的值。
于是，虽然显示部24和驱动电路25、26与控制电路23如此在互不相同的基板上形成，但在两者之间传送的信号的数目比起在上述显示部24与驱动电路25、26之间传送的信号的数目大幅度减少，也就是影像信号DAT，各起始信号SPS、SPG和各时钟CKS、CKG而已。另外，控制电路23由于用单晶硅晶体管形成，所以容易确保充分的驱动能力。因此，即使在相互不同的基板上形成，也可以将制造工艺、布线电容或功耗的增加抑制到不成为问题的程度。
这样，借助于在显示面板22上以单片形成的驱动电路25、26用多晶硅等形成，使因驱动电压比外部电路的高而成为必要的电平移位器13只在起始信号SP被输入的期间激活，可以实现功耗低的显示面板。
本发明的电平移位器是与移位寄存器组合起来，具有流过恒定电流的电平移位装置，在利用该电平移位装置改变输入信号的信号电平的电平移位器中，上述输入信号的频率比移位寄存器的起始信号的低，并且该电平移位器具有工作控制装置，该工作控制装置利用移位寄存器的起始信号在该起始信号为激活电平的期间流过上述恒定电流将上述电平移位装置激活，在上述起始信号为非激活电平的期间切断上述恒定电流的流动，使上述电平移位装置非激活。
据此，由于借助于工作控制装置的工作，只是在起始信号为激活电平的期间恒定电流流过电平移位装置，在起始信号为非激活电平的期间恒定电流被切断，所以与恒定电流常时地持续流动的结构相比抑制了功耗，求得了低功耗。
而且，由于电平移位装置的激活只是在移位寄存器的起始信号为激活电平的期间，所以输入信号被电平移位装置进行电平移位的时刻不与移位寄存器的移位工作期间重叠。因此，即使输入信号在移位寄存器的移位工作中发生变化，对其进行电平移位，以及由此引起的工作变化(变化被反映)总是在移位寄存器不进行移位工作的期间中，故而无需采取任何措施以求由输入信号的变化引起的工作变化不在移位寄存器的移位工作中发生。
另外，由于由输入信号的变化引起的工作变化在输入信号变化发生之后的下一个移位寄存器的移位工作期间发生，所以在输入信号发生变化时可以不产生时间延迟地将该变化与工作对应起来。
本发明的电平移位器也可以被制成除上述结构外还具有在非激活时保持在切断上述恒定电流之前变化成的信号电平的信号电平保持装置的结构。
如果在电平移位装置被非激活、电平移位器停止工作的期间，电平移位器的输出电压变得不稳定，与电平移位器连接的后级电路的工作有变得不稳定的可能性。
但是，按照上述结构，由于具有在非激活时保持在切断恒定电流之前进行了电平移位的信号电平的信号电平保持装置，因此，利用信号电平保持装置可以将电平移位器的输出电压保持为进行了电平移位的电压，从而可以防止上述不稳定的输出电压引起的后级电路的误动作。
本发明的电平移位器也可以被制成除上述结构外，还有上述移位寄存器是双向移位寄存器，上述输入信号是对该双向移位寄存器的移位方向进行切换的移位方向切换信号的结构。
借助于将该电平移位器用作对双向移位寄存器的移位方向进行切换的移位方向切换信号的电平移位器，可以得到低功耗，同时无需为了使进行了电平移位的移位方向切换信号不施加于移位工作中的双向移位寄存器而采取闩锁电路、延迟电路等任何措施，就可以避免在双向移位寄存器的移位工作中施加移位方向切换信号，致使移位工作紊乱的不良情况。
另外，由于能够在移位方向切换信号发生变化后的下一次移位寄存器的移位工作中反映该变化，切换移位方向，所以在移位方向切换指令与由它产生的移位方向的切换时刻之间不产生时间延迟。
本发明的显示装置是各自具备了移位寄存器的扫描信号线驱动电路和数据信号线驱动电路在被相互交叉的多条扫描信号线和数据信号线划分出的显示部驱动扫描信号线和数据信号线，写入影像信号进行显示的显示装置，在上述扫描信号线驱动电路和数据信号线驱动电路的至少一方配备了上述本发明的电平移位器。
由于用多晶硅等形成的、与显示面板一体形成的驱动电路的载流子的迁移率比用单晶硅芯片形成的外部电路的低等情况，所以其工作电压高，另一方面，由于外部电路的驱动电压低，所以需要在输入来自外部电路的信号的驱动电路中安装电平移位器，但通过应用本发明的移位寄存器可以有效地求得低功耗。
而且，不仅低功耗，还由于在移位寄存器的移位工作中，亦即在写入工作中不反映输入信号的变化，所以即使输入信号是直接对显示有贡献的信号也不会发生显示不良，并且能够不产生时间延迟地反映由输入信号的变化引起的显示上的变化。
本发明的另外的显示装置是各自具备了双向移位寄存器的扫描信号线驱动电路和数据信号线驱动电路在被相互交叉的多条扫描信号线和数据信号线划分出的显示部驱动扫描信号线和数据信号线，写入影像信号进行显示的显示装置，上述扫描信号线驱动电路和数据信号线驱动电路作为对双向移位寄存器的移位方向进行切换的移位方向切换信号的电平移位器而具备上述本发明的电平移位器。
与上述情形一样，由于用多晶硅等形成的、与显示面板一体形成的驱动电路的载流子的迁移率比用单晶硅芯片形成的外部电路的低等情况，所以其工作电压高，另一方面，由于外部电路的驱动电压低，所以需要在输入来自外部电路的信号的驱动电路中安装电平移位器，但是，通过应用本发明的电平移位器可以有效地求得低功耗。
而且，不仅低功耗，还由于即使在移位寄存器的移位工作中，亦即在写入工作中切换移位方向切换信号，该变化也不在写入工作中被反映，所以不会发生显示不良，并且能够不产生时间延迟地将由移位方向切换信号的切换引起的显示上的变化反映到显示中。
在发明的详细说明事项中进行的具体实施形态或实施例，归根结底是为了阐明本发明的技术内容，不应该狭义地理解为仅限定于这样的具体例，在本发明的宗旨与后面所附的权利要求书的范围内可以作种种变更而付诸实施。
权利要求
1.一种电平移位器，它是与移位寄存器组合配置，具有流过恒定电流的电平移位装置，利用该电平移位装置将输入信号的信号电平进行电平移位的电平移位器，其特征在于上述输入信号的频率比移位寄存器的起始信号的低，并且该电平移位器具有工作控制装置，该工作控制装置利用移位寄存器的起始信号在该起始信号为激活电平的期间使上述恒定电流流过，激活上述电平移位装置，在上述起始信号为非激活电平的期间切断上述恒定电流的流动，使上述电平移位装置非激活。
2.如权利要求1所述的电平移位器，其特征在于具有在非激活时保持切断上述恒定电流之前的、进行了电平移位的信号电平的信号电平保持装置。
3.如权利要求2所述的电平移位器，其特征在于上述移位寄存器是双向移位寄存器，上述输入信号是切换该双向移位寄存器的移位方向的移位方向切换信号。
4.一种扫描信号线驱动电路，它是具备移位寄存器、用于驱动扫描信号线的扫描信号线驱动电路，其特征在于在上述移位寄存器的输入侧具备如权利要求1或2所述的电平移位器。
5.一种数据信号线驱动电路，它是具备移位寄存器、用于驱动数据信号线的数据信号线驱动电路，其特征在于在上述移位寄存器的输入侧具备如权利要求1或2所述的电平移位器。
6.一种显示装置，它是各自具备移位寄存器的扫描信号线驱动电路和数据信号线驱动电路在被相互交叉的多条扫描信号线和数据信号线划分出的显示部中驱动扫描信号线和数据信号线，写入影像信号进行显示的显示装置，其特征在于在上述扫描信号线驱动电路和数据信号线驱动电路的至少一方设置了如权利要求1或2所述的电平移位器。
7.一种显示装置，它是各自具备双向移位寄存器的扫描信号线驱动电路和数据信号线驱动电路在被相互交叉的多条扫描信号线和数据信号线划分出的显示部中驱动扫描信号线和数据信号线，写入影像信号进行显示的显示装置，其特征在于上述扫描信号线驱动电路和数据信号线驱动电路作为用于切换双向移位寄存器的移位方向的移位方向切换信号的电平移位器，设置了如权利要求1或2所述的电平移位器。
全文摘要
电平移位器与双向移位寄存器组合起来配置，将双向移位寄存器的起始信号作为启动信号，在该启动信号为High(高电平)的期间使恒定电流流过，激活电平移位部，在启动信号EN为Low(低电平)的期间切断恒定电流，使电平移位部非激活。据此，可以降低像双向移位寄存器的移位方向切换信号那样的不太发生变化的信号的电平移位器中的不必要的电流消耗，同时在该信号发生变化时可以不产生时间延迟地与该变化进行对应。
文档编号G09G3/10GK1598966SQ200410079810
公开日2005年3月23日 申请日期2004年9月20日 优先权日2003年9月19日
发明者辻野幸生, 陆峰 申请人:夏普株式会社