专利名称：像素驱动方法与电路的制作方法
技术领域：
本发明涉及一种像素驱动方法与电路，特别是涉及可以使点反转驱动 机制与双栅极驱动机制兼容的像素驱动方法与电路。
背景技术：
数字的显示面板的影像是由有颜色的多个点以阵列方式来组成一画
面。每一个显示点(dot)就是一个像素。图1示出了传统像素电路示意图。 一个像素一般会包含液晶单元102以及控制液晶单元的一晶体管100。就第 一个像素为例，晶体管100的栅极藉由栅极线Gl连接到外部的栅极驱动器， 以控制像素的开启与关闭。晶体管100的源极藉由源极线Sl连接到外部的 源极驱动器，得到对应显示数据的灰阶值的电压，通过晶体管的漏极进入 液晶单元102。若是采用双栅极机制的控制，液晶单元(1)与液晶单元(2) 的源极可以共同连接到源极线S1 。
在一般的面板上显示画面时，必须隔一段时间就切换画面显示的极性， 避免液晶分子因为固定某个电压的时间 一久，导致特性破坏而无法因应电 场的变化来转动，以达到要显示的灰阶。因此，驱动器的每一个源极通道 (channel)输出端，都必须有两种极性的输出，以达到点反转(dot inversion) 的机制。图2示出了点反转机制下的传统驱动电路。参阅图2，驱动器120 每一个源极通道输出端CH 1-CH N都藉由正极性(P)与负极性(N)的数字到 模拟转换器(DAC)124、 126以及选择用的多任务器128，交替输出正极性电 压与负极性电压。例如以具有600信道的驱动电路为例，其就必须分别要 有600个P DAC 124以及600个N DAC 126,让每个通道输出都可以产生两 种不同极性的电压讯号给像素阵列122的对应^f象素Dot l~Dot N，其例如 对应一条扫描线。
传统改变极性的方式有几种，其中点反转机制是普遍被采用的方式。《 在点反转的机制下，由于显示画面的显示点的讯号的电压极性是P N P N… 的交错显示，所以在架构上便可利用P/N共享的方式，以节省DAC的数量。图3示出了传统在点反转驱动机制下节省DAC数量的电路示意图。参阅图3， 驱动电路130中的每一个通道输出端CH 1-CH N，交替依序有P DAC 132 与N DAC 134,以提供正极性电压与负极性电压给像素单元136。像素单元 136的例如有M条栅极线Gate 1 ~M。每一条栅极线有N个像素Dot 1 - Dot N。当栅极线Gate 1 M的其中一条栅极线开启连接其上的晶体管时，由驱 动电路130输出的灰阶电压讯号，对应输入到晶体管的源极。电压讯号的 极性是正负交替的变化。
图4示出了依照图3的电路进行P/N共享的连接状态示意图。参阅图4， 当像素单元136要显示下一个帧(image frame)的影像时，会进行点反转。 也就是藉由一交替开关(interleave switch)将P DAC 132连接到CH2，而 将N DAC 134连接到CHI,达到P/N共享的方式，也因此相较于图2的电路 可以节省一半的DAC数量。
在传统的驱动技术中，也有采用双栅极(Double gate)驱动机制。图5 示出了在双栅极驱动机制的传统驱动电路示意图。参阅图5,双栅极驱动机 制的显示面板158上，会以奇数的像素与偶数的像素分别布线。奇数的像 素DoU、 Dot3…由奇数的栅极线166控制，偶数的像素Dot2、 Dot4…由 偶数的栅极线168控制。驱动电路150如图2的驱动电路120相似，每一 个输出通道CH1 CH N有P DAC 152、 N DAC 154以及多任务器156。另外， 奇数的像素Dotl与偶数的像素Dot2的二个驱动晶体管的源极共享相同的 输出通道CH1。如此操作，在栅极线166的每一个灰阶电压的极性都相同为 N或P。在显示下一个影像的时序时，是以线反转的方式进行。
而上述是一般非支持双栅极驱动机制的驱动电路。如果要使用点反转 的画面呈现，便会利用PN共享的方式，去节省约一半的DAC的个数。但是
如此导致通道输出端在奇数点输出时，是以全部都为P或N极性输出，而 偶数点输出则相反。
如此一来，若是在此双栅极机制下，要同时支持点反转机制时，驱动电 路150内就无法以非双栅极机制时所采用的PN共享DAC的架构，如图3-4 所示。也因此图5的电路无法节省DAC的数量。
发明内容
7本发明提供像素驱动方法与电路，允许同时支持双栅极机制与点反转 机制的驱动。
本发明提供一种像素驱动方法，包括设定四个连续像素为一驱动子单 元，依序有一第一像素晶体管、 一第二像素晶体管、 一第三像素晶体管、 以及一第四像素晶体管。藉由第 一栅极线共同控制第 一与第四像素晶体管 的二个栅极。藉由第二栅极线共同控制第二与第三像素晶体管的二个栅极。 藉由第一源极线共同控制第一与第二像素晶体管的二个源极。藉由第二源 极线共同控制第三与第四像素晶体管的二个源极。交替依时序分别施加一 正电压与一负电压给第一源极线与第二源极线。交替依时序分别施加一启 动电压给该第 一 与第二栅极线。
本发明提供又一种像素驱动方法，包括设定四个连续像素为一驱动子 单元依序有一第一像素、 一第二像素、 一第三像素、以及一第四像素。以 第 一像素与第四像素为 一第 一组，交替依时序分别施以 一正驱动电压与一
负驱动电压。以第二像素与第三像素为一第二组，交替依时序分别施以正 驱动电压与负驱动电压。
本发明提供又一种像素驱动电路，可以使点反转驱动机制与双栅极驱 动机制兼容，其中以四个连续像素为一驱动子单元，依序有一第一像素、 一第二像素、 一第三像素、以及一第四像素。像素驱动电路包括一第一像 素晶体管、 一第二像素晶体管、 一第三像素晶体管、以及一第四像素晶体 管，分别设置在该第一像素、该第二像素、该第三像素、以及该第四像素。 一第 一栅极线连接到第 一像素晶体管与第四像素晶体管的二个栅极。 一第 二栅极线连接到第二像素晶体管与第三像素晶体管的二个栅极。 一第 一 源 极线连接到第一像素晶体管与第二像素晶体管的二个源极。 一第二源极线 连接到第三像素晶体管与第四像素晶体管的二个源极。第 一源极线与该第 二源极线是以交替依时序分别施加一正电压与 一 负电压。
本发明提供又一种像素驱动方法，包括设定四个连续像素为一驱动子 单元，依序有一第一像素晶体管、 一第二像素晶体管、 一第三像素晶体管、 以及一 第四像素晶体管。藉由第 一栅极线共同控制第 一像素晶体管与第二 像素晶体管的二个栅极。藉由第二栅极线共同控制第三像素晶体管与專四 像素晶体管的二个栅极。藉由第 一 源极线共同控制第 一像素晶体管与第三 像素晶体管的二个源极。藉由第二源极线共同控制第二像素晶体管与第四
8像素晶体管的二个源极。交替依时序分别施加一正电压与一负电压给第一 源极线与第二源极线。交替依时序分别施加一启动电压给第一栅极线与第 二栅极线。
本发明提供又一种像素驱动电路，其中以四个连续像素为一驱动子单 元，依序有一第一像素、 一第二像素、 一第三像素、以及一第四像素。像 素驱动电路包括一第一像素晶体管、 一第二像素晶体管、 一第三像素晶体 管、以及一第四像素晶体管，分别设置在第一像素、第二像素、第三像素、 以及第四像素中。 一第 一栅极线连接到第 一像素晶体管与第二像素晶体管 的二个栅极。 一第二栅极线连接到第三像素晶体管与第四像素晶体管的二 个栅极。 一第 一 源极线连接到第 一像素晶体管与第三像素晶体管的二个源 极。 一第二源极线连接到第二像素晶体管与第四像素晶体管的二个源极。 第 一源极线与第二源极线是交替依时序分别施加一正电压与 一 负电压。
为使本发明之上述和其它目的、特征和优点能更明显易懂，下文特举 较佳实施例，并结合详细说明如下。
图1示出了传统像素电路示意图。
图2示出了点反转机制下的传统驱动电路。
图3示出了传统在点反转驱动机制下节省DAC数量的电路示意图。 图4示出了依照图3的电路进行P/N共享的连接状态示意图。 图5示出了在双栅极驱动机制的传统驱动电路示意图。 图6示出了依据本发明实施例，像素驱动电路示意图。 图7示出了依据图6的像素驱动电路，在下一显示时序的电路状态示 意图。
图8示出了依据本发明实施例，像素驱动机制的电路示意图。 附图符号说明
100 :晶体管 -
102 :液晶单元
120、 130、 150 :驱动器122、 136、 158:像素阵列
124、 132、 152: P DAC
126、 134、 154 : N DAC
128 :多任务器
200 :驱动电路
202 :像素阵列
204 : P DAC
206 : N DAC
208 :源极线
210 :栅极线
212 : 一册极线
214 :像素晶体管
216 :像素晶体管
218 :像素晶体管
220 :像素晶体管
具体实施例方式
本发明可以解决传统双栅极机制与点反转机制不兼容的问题。图6示 出了依据本发明实施例的像素驱动电路示意图。参阅图6，在驱动电路200 的信道输出端包含有交替设置的多个P DAC 204与N DAC 206，其符合共享 DAC的点反转驱动机制的电路。P DAC 204与N DAC 206藉由交替开关，交 替输出到像素阵列202的像素。像素的规画例如以四个连续像素为一驱动 子单元，依序有一第一像素、 一第二像素、 一第三像素、以及一第四像素。 一第一像素晶体管214、 一第二像素晶体管218、 一第三像素晶体管"0、 以及一第四像素晶体管216，分别设置在第一像素、第二像素、第三像素、 以及第四像素中。 一第一栅极线210连接到第一像素晶体管214与该第四 像素晶体管216的二个栅极。 一第二栅极线212连接到第二像素晶体管218 与第三像素晶体管220的二个栅极。 一第一源极线208对应通道CH l连接 到第一像素晶体管214与第二像素晶体管218的二个源极。 一第二源，及线 208对应通道CH 2连接到第三像素晶体管220与第四像素晶体管216的二 个源极。在操作上，藉由交替开关将第一源极线208与正极性的P DAC 204耦接，而第二源极线208与负极性的N DAC 206耦接。于图6的显示状态，在对应的时序状态，奇数的栅极线210输入启动电压，打开连接的晶体管218与216，其分别接收正极性(P)与负极性(N)的灰阶电压。此时其它偶数的栅极线212维持关闭。
基于双栅极动机制的电路，其下一显示时序是要显示偶数的栅极线212上的像素。图7示出了依据图6的像素驱动电路，在下一显示时序的电路状态示意图。参阅图7，偶数的栅极线212的像素显示图像时，奇数的栅极线210维持关闭。此时，又配合点反转的驱动机制，在驱动电路200的输出方式，是藉由交替开关使得P DAC 204的输出是进入到通道CH 2,以输入正极性电压到第二源极线208的晶体管216与220。反之，N DAC 206的输出是进入到通道CH 1,以输入负极性电压到第一源极线208的晶体管214与218。如此达到点反转驱动机制与双栅极驱动机制兼容。
也就是说，操作上是交替依时序分别施加一正电压与一负电压给第一源极线与第二源极线。另外配合操作时间，交替依时序分别施加一启动电压给该第一栅极线210与该第二栅极线212。
上述是以四个像素做为操作子单元。如果，配合更多栅极线的驱动，例如是三条栅极线的驱动，则依相同原则可以取六个像素做为操作子单元，其仍是以四个像素为基础。"偶数"与，，奇数，，或是"P DAC"与"N DAC"仅是方便描述的实施例，其顺序可以互换，不会改变本发明的驱动机制。
另外依照类似的机制，有可以有电路的变化。图8示出了依据本发明实施例的像素驱动机制的电路示意图。参阅图8,此像素驱动电路也可以使点反转驱动机制与双栅极驱动机制兼容。以四个连续像素为一驱动子单元，依序有一第一像素、 一第二像素、 一第三像素、以及一第四像素。像素驱
动电路包括一第一像素晶体管、 一第二像素晶体管、 一第三像素晶体管、以及一第四像素晶体管，分别设置在第一像素、第二像素、第三像素、以及第四像素中。 一第 一栅极线连接到第 一像素晶体管与第二像素晶体管的二个栅极。 一第二栅极线连接到第三像素晶体管与第四像素晶体管的二个栅极。 一第 一 源极线连接到第 一像素晶体管与第三像素晶体管的二冬源极。一第二源极线连接到第二像素晶体管与第四像素晶体管的二个源极。第一源极线与第二源极线是交替依时序分别施加一正电压与一负电压。在操作上，当第一栅极线在一时序启动第一与第二像素晶体管时，其灰阶电压维持正极性与负极性。在第二时序，第二栅极线启动第三与第四像素晶体管，其灰阶电压仍是维持正极性与负极性。当又到下一个时序启动第一栅极线时，源极的极性如前述会交换，因此也具有点反转的机制。
另外，以像素驱动方法的观点而言，所描述的电路有描述出像素驱动的方法，而电路上在维持所要的功能下，则允许其它可能的变化。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下可作若干的更动与润饰，因此本发明的保护范围以本发明的权利要求为准。
1权利要求
1. 一种像素驱动方法，可以使点反转驱动机制与双栅极驱动机制兼容，包括设定四个连续像素为一驱动子单元，该四个连续像素依序有一第一像素晶体管、一第二像素晶体管、一第三像素晶体管、以及一第四像素晶体管，其中该第一像素晶体管与该第四像素晶体管的二个栅极连接在一起，该第二像素晶体管与该第三像素晶体管的二个栅极连接在一起，该第一像素晶体管与该第二像素晶体管的二个源极连接在一起，该第三像素晶体管与该第四像素晶体管的二个源极接在一起；藉由一第一栅极线共同控制该第一像素晶体管与该第四像素晶体管的该二个栅极；藉由一第二栅极线共同控制该第二像素晶体管与该第三像素晶体管的该二个栅极；藉由一第一源极线共同控制该第一像素晶体管与该第二像素晶体管的该二个源极；藉由一第二源极线共同控制该第三像素晶体管与该第四像素晶体管的该二个源极；交替依时序分别施加一正电压与一负电压给该第一源极线与该第二源极线；以及交替依时序分别施加一启动电压给该第一栅极线与该第二栅极线。
2. 如权利要求1所述的像素驱动方法，其中该第一栅极线与该第二栅 极线用以导通所连接的所述像素晶体管。
3. 如权利要求1所述的像素驱动方法，其中每一次该第一栅极线或该 第二栅极线启动时，反转该第 一源极线与该第二源极线分别的 一 电压极性。
4. 如权利要求1所述的像素驱动方法，其中每一次该第一栅极线或该 第二栅极线启动时，在对应的一扫描线上的所述像素有一半被启动。
5. —种像素驱动方法，可以使点反转驱动机制与双栅极驱动机制兼容， 包括设定四个连续像素为一驱动子单元，该四个连续像素依序有一第一像 素、 一第二像素、 一第三像素、以及一第四像素，其中该第一像素晶体管与该第四像素晶体管的二个栅极连接在一起，该第二像素晶体管与该第三 像素晶体管的二个栅极连接在一起，该第 一像素晶体管与该第二像素晶体 管的二个源极连接在一起，该第三像素晶体管与该第四像素晶体管的二个 源极接在一起；以该第 一像素与该第四像素为 一第 一组，交替依时序分别施以 一正驱动电压与一负驱动电压；以该第二像素与该第三像素为 一第二组，交替依时序分别施以 一正驱 动电压与一负驱动电压。
6. 如权利要求5所述的像素驱动方法，其中该第一栅极线与该第二栅 极线用以导通所连接的所述像素晶体管。
7. 如权利要求5所述的像素驱动方法，其中每一次该第一栅极线或该 第二栅极线启动时，反转该第 一源极线与该第二源极线分别的 一 电压极性。
8. 如权利要求5所述的像素驱动方法，其中每一次该第一栅极线或该 第二栅极线启动时，在对应的 一扫描线上的所述像素有一半被启动。
9. 一种像素驱动电路，可以使点反转驱动机制与双栅极驱动机制兼容， 其中以四个连续像素为一驱动子单元，依序有一第一像素、 一第二像素、 一第三像素、以及一第四像素，该像素驱动电路包括一第一像素晶体管、 一第二像素晶体管、 一第三像素晶体管、以及一 第四像素晶体管，分别设置在该第一像素、该第二像素、该第三像素、以及该第四像素，其中该第 一像素晶体管与该第四像素晶体管的二个栅极连 接在一起，该第二像素晶体管与该第三像素晶体管的二个栅极连接在一起， 该第 一像素晶体管与该第二像素晶体管的二个源极连接在一起，该第三像 素晶体管与该第四像素晶体管的二个源极接在一起；一第 一栅极线，连接到该第 一像素晶体管与该第四像素晶体管的该二 个栅极；一第二栅极线，连接到该第二像素晶体管与该第三像素晶体管的该二 个栅极；一第一源极线，连接到该第一像素晶体管与该第二像素晶体管的该二 个源一及；以及一第二源极线，连接到该第三像素晶体管与该第四像素晶体管的该二 个源极，其中该第一源极线与该第二源极线交替依时序分别是施加一正电压与 一负电压。
10. 如权利要求9所述的像素驱动电路，还包括 一正电压的数字模拟转换器； 一负电压的数字模拟转换器；以及一交替开关，有一端连接到该第一源极线及该第二源极线，另一端连 接到该正电压的数字模拟转换器与该负电压的数字模拟转换器。
11. 如权利要求9所述的像素驱动电路，其中该正电压的数字模拟转 换器与该负电压的数字模拟转换器是分别接收对应的像素数据，转换成一 模拟电压。
12. 如权利要求9所述的像素驱动电路，其中该第一栅极线与该第二 栅极线用以导通所连接的所述像素晶体管。
13. 如权利要求9所述的像素驱动电路，其中每一次该第一栅极线或 该第二栅极线启动时，反转该第 一源极线与该第二源极线分别的 一 电压极 性是依该第 一栅极线与该第二栅极线的启动时间;波反转。
14. 如权利要求9所述的像素驱动电路，其中该第一栅极线与该第二 栅极线分别与在 一 扫描线上的 一 半数量所述像素连接。
15. —种像素驱动方法，可以使点反转驱动机制与双栅极驱动机制兼 容，包括设定四个连续像素为一驱动子单元，该四个连续像素依序有一第一像 素晶体管、 一第二像素晶体管、 一第三像素晶体管、以及一第四像素晶体 管，其中该第 一像素晶体管与该第二像素晶体管的二个栅极连接在一起， 该第三像素晶体管与该第四像素晶体管的二个栅极连接在一起，该第 一像 素晶体管与该第三像素晶体管的二个源极连接在一起，该第二像素晶体管与该第四像素晶体管的二个源极接在 一起；藉由 一 第 一栅极线共同控制该第 一像素晶体管与该第二像素晶体管的 该二个栅极；藉由 一 第二栅极线共同控制该第三像素晶体管与该第四像素晶体管的该二个一册极；藉由 一第 一源极线共同控制该第 一像素晶体管与该第三像素晶体管的该二个源极；藉由 一第二源极线共同控制该第二像素晶体管与该第四像素晶体管的 该二个源极；交替依时序分别施加一正电压与一负电压给该第一源极线与该第二源 极线；以及交替依时序分别施加 一 启动电压给该第 一栅极线与该第二栅极线。
16. 如权利要求15所述的像素驱动方法，其中该第一栅极线与该第二栅极线用以导通所连接的所述像素晶体管。
17. 如权利要求15所述的像素驱动方法，其中每一次该第一栅极线时， 反转该第 一 源极线与该第二源极线分别的 一 电压极性。
18. 如权利要求15所述的像素驱动方法，其中每一次该第二栅极线启 动时，反转该第 一源极线与该第二源极线分別的 一 电压极性。
19. 一种像素驱动电路，可以使点反转驱动机制与双栅极驱动机制兼 容，其中以四个连续像素为一驱动子单元，依序有一第一像素、 一第二像 素、 一第三像素、以及一第四像素，该像素驱动电路包括一第一像素晶体管、 一第二像素晶体管、 一第三像素晶体管、以及一 第四像素晶体管，分别设置在该第一像素、该第二像素、该第三像素、以 及该第四像素，其中该第 一像素晶体管与该第二像素晶体管的二个栅极连 接在一起，该第三像素晶体管与该第四像素晶体管的二个栅极连接在一起， 该第 一像素晶体管与该第三像素晶体管的二个源极连接在一起，该第二像 素晶体管与该第四像素晶体管的二个源极接在 一起；一第 一栅极线，连接到该第 一像素晶体管与该第二像素晶体管的该二 个栅极；一第二栅极线，连接到该第三像素晶体管与该第四像素晶体管的该二 个栅极；一第 一源极线，连接到该第 一像素晶体管与该第三像素晶体管的该二 个源极；以及一第二源极线，连接到该第二像素晶体管与该第四像素晶体管的该二 个源极，其中该第一源极线与该第二源极线交替依时序分别是施加一正电压与 一负电压。
20. 如权利要求19所述的像素驱动电路，其中每一次该第一栅想线时， 反转该第一源极线与该第二源极线分别的一电压极性。
全文摘要
一种像素驱动方法与电路，该方法可以使点反转驱动机制与双栅极驱动机制兼容，包括设定四个连续像素为一驱动子单元，依序有一第一像素晶体管、一第二像素晶体管、一第三像素晶体管、以及一第四像素晶体管。藉由第一栅极线共同控制第一与第四像素晶体管的二个栅极。藉由第二栅极线共同控制第二与第三像素晶体管的二个栅极。藉由第一源极线共同控制第一与第二像素晶体管的二个源极。藉由第二源极线共同控制第三与第四像素晶体管的二个源极。交替依时序分别施加一正电压与一负电压给第一源极线与第二源极线。交替依时序分别施加一启动电压给该第一与第二栅极线。
文档编号G09G3/36GK101471042SQ20071015986
公开日2009年7月1日 申请日期2007年12月25日 优先权日2007年12月25日
发明者陈柏村, 黄婷筠, 黄杰忠 申请人:联咏科技股份有限公司