专利名称：一种cpld实验板的制作方法
技术领域：
本实用新型涉及一种CPLD实验装置。
背景技术：
CPLD(可编程逻辑控制器)是数字电路教学中的重点内容，为了验证编程的正确 性，需要进行相应的实验，通过输入固定的或临时的数字信号，由CPLD控制发光二极管或 者数码管或者其他外设进行直观显示。但是，现有CPLD实验板时钟变化单一，需要外加电 源，无法实现多输入多输出的实验验证功能。
发明内容本实用新型目的是提供一种CPLD实验板，其解决了现有CPLD实验板的时钟变化 单一、CPLD实验板电源需要外加电源、无法实现多输入多输出的实验验证功能的技术问题。本实用新型的技术解决方案是一种CPLD实验板，包括电源电路、电缆插座、时钟电路、用户触发电路、输出电路、 CPLD插座；其特殊之处在于所述用户触发电路包括单次脉冲触发电路和固定电平触发电路，所述单次脉冲触 发电路和固定电平触发电路分别与触发电路输出接口电连接，所述CPLD输入I/O接口与 CPLD插座电连接，所述触发电路输出接口可通过多根连接导线与CPLD输入I/O接口电连 接；所述输出电路包括16路发光二极管和3路数码管，所述CPLD插座与CPLD输出I/ 0接口电连接，所述发光二极管输入接口与16路发光二极管电连接，所述数码管输入接口 与3路数码管电连接，所述CPLD输出I/O接口可通过连接导线分别与发光二极管输入接口 和数码管输入接口电连接；所述触发电路输出接口、CPLD输入I/O接口、CPLD输出I/O接口、发光二极管输入 接口、数码管输入接口均为多孔式插座；所述连接导线为两端头均为插针的导线；所述插 针可与多孔式插座配合。上述时钟电路包括外部时钟信号接口、内部时钟电路以及用于时钟选择的时钟选 择开关。上述CPLD插座可插EPM7032或EPM7046型CPLD芯片；所述电源电路包括USB电 源接口和电源稳压电路；所述电缆插座为ByteBlaster电缆插座。上述时钟选择开关为短路片式选择开关。本实用新型所具有的优点1、本实用新型将触发电路和CPLD芯片之间以及CPLD和输出电路之间的通路通过 CPLD的I/O接口，使用者必须用连接导线正确连接相应的接口，才能完成CPLD功能实验，所 以具有实验功能多、结构简单、使用方便的优点。2、本实用新型可实现内、外部时钟转换、内部单次触发、内部固定电平触发等，为实验提供多种触发信号输入模式。3、本实用新型可实现多路发光二极管显示、多路数码管显示、外接I/O接口等，为 实验提供多种控制信号输出模式。4、本实用新型采用USB电源接口供电，体积小。
图1为本实用新型的电路原理图；图2为本实用新型元器件布局示意图。其中附图标记为1-时钟选择开关，2-内部时钟电路，3-CPLD输入I/O接口， 4-CPLD插座电连接，5-ByteBlaster电缆插座，6-CPLD输出I/O接口，7电源稳压电路， 8-USB电源接口，9-16路发光二极管，10-发光二极管输入接口，Il-CPLD输入I/O接口， 12-数码管输入接口，13-数码管，14-导线，15-固定电平触发电路，16-触发电路输出接口， 17-单次脉冲触发电路，18-外部时钟信号接口。
具体实施方式
本发明CPLD实验板，包括电源电路、电缆插座、时钟电路、用户触发电路、输出电 路、CPLD插座；电源电路包括USB电源接口 8和电源稳压电路7 ；电缆插座为ByteBlaster 电缆插座5 ；时钟电路包括外部时钟信号接口 18、内部时钟电路2以及用于时钟选择的时 钟选择开关1 ；时钟选择开关一般为短路片式选择开关；CPLD插座可插EPM7032或EPM7046 型CPLD芯片；用户触发电路包括单次脉冲触发电路17和固定电平触发电路15，单次脉冲 触发电路为四个复位开关，固定电平触发电路15为三个双路拨码开关，单次脉冲触发电路 17和固定电平触发电路15分别与一个触发电路输出接口电连接，CPLD输入I/O接口 3与 CPLD插座4电连接，每个触发电路输出接口可通过多根连接导线与CPLD输入I/O接口电连 接；输出电路包括16路发光二极管9和3路数码管，CPLD插座4与CPLD输出I/O接口电 连接，发光二极管输入接口与16路发光二极管电连接，数码管输入接口 12与3路数码管13 电连接，CPLD输出I/O接口 6可通过连接导线14分别与发光二极管输入接口 10和数码管 输入接口 12电连接；触发电路输出接口、CPLD输入I/O接口、CPLD输出I/O接口、发光二 极管输入接口、数码管输入接口均为双排多孔式插座；连接导线为两端头均为插针的导线； 插针可与多孔式插座配合。实验时，将CPLD芯片插入CPLD插座中，接通USB电源，利用ByteBlaster电缆插 座从计算机向CPLD芯片写入控制程序，用短路片选择内部或外部时钟，或者用连接导线将 单次脉冲触发电路或固定电平触发电路15与相应的触发电路输出接口电连接，触发电路 输出接口通CPLD输入I/O接口输入至CPLD，经过CPLD处理，再用连接导线将CPLD输出I/ 0接口与相应的发光二极管输入接口或数码管输入接口电连接，通过按压不同的复位开关， 或将拨码开关拨至不同的位置，根据发光二极管的亮或暗或者数码管的不同显示，可验证 控制程序的正确性或连接导线的连接关系是否正确，达到实验目的。
权利要求1.一种CPLD实验板，包括电源电路、电缆插座、时钟电路、用户触发电路、输出电路、 CPLD插座；其特征在于所述用户触发电路包括单次脉冲触发电路和固定电平触发电路，所述单次脉冲触发电 路和固定电平触发电路分别与触发电路输出接口电连接，所述CPLD输入I/O接口与CPLD 插座电连接，所述触发电路输出接口可通过多根连接导线与CPLD输入I/O接口电连接；所述输出电路包括16路发光二极管和3路数码管，所述CPLD插座与CPLD输出I/O接 口电连接，所述发光二极管输入接口与16路发光二极管电连接，所述数码管输入接口与3 路数码管电连接，所述CPLD输出I/O接口可通过连接导线分别与发光二极管输入接口和数 码管输入接口电连接；所述触发电路输出接口、CPLD输入I/O接口、CPLD输出I/O接口、发光二极管输入接 口、数码管输入接口均为多孔式插座；所述连接导线为两端头均为插针的导线；所述插针 可与多孔式插座配合。
2.根据权利要求1所述的CPLD实验板，其特征在于所述时钟电路包括外部时钟信号 接口、内部时钟电路以及用于时钟选择的时钟选择开关。
3.根据权利要求1或2所述的CPLD实验板，其特征在于所述CPLD插座可插EPM7032 或EPM7046型CPLD芯片；所述电源电路包括USB电源接口和电源稳压电路；所述电缆插座 为ByteBlaster电缆插座。
4.根据权利要求2所述的CPLD实验板，其特征在于所述时钟选择开关为短路片式选 择开关。
专利摘要本实用新型涉及一种CPLD实验板，包括电源电路、电缆插座、时钟电路、用户触发电路、输出电路、CPLD插座；本实用新型解决了现有CPLD实验板的时钟变化单一、CPLD实验板电源需要外加电源、无法实现多输入多输出的实验验证功能的技术问题。本实用新型具有实验功能多、结构简单、使用方便的优点。
文档编号G09B23/18GK201845480SQ20102024261
公开日2011年5月25日 申请日期2010年6月30日 优先权日2010年6月30日
发明者唐小华, 尚建荣, 张亚婷, 徐静萍, 杨怿菲 申请人:西安邮电学院