技术特征：
1.一种移位寄存器单元，其特征在于，包括：输入模块、第一控制模块、第二控制模块、第三控制模块、第一输出模块与第二输出模块；其中，所述输入模块的第一端与第一时钟信号端相连，第二端与输入信号端相连，第三端与第一节点相连；所述输入模块用于在所述第一时钟信号端的控制下将所述输入信号端的信号提供给所述第一节点；所述第一控制模块的第一端与所述输入信号端相连，第二端与所述第一时钟信号端相连，第三端与第二时钟信号端相连，第四端与第一参考信号端相连，第五端与第二节点相连；所述第一控制模块用于在所述输入信号端的控制下将所述第二时钟信号端的信号提供给所述第二节点，在所述第二时钟信号端的控制下将所述第一参考信号端的信号提供给所述第二节点，以及在所述第二节点处于浮接状态时，保持所述第二节点与所述第一时钟信号端之间的电压差稳定；所述第二控制模块的第一端与所述第一时钟信号端相连，第二端与所述第一参考信号端相连，第三端与所述第二节点相连，第四端与第三节点相连；所述第二控制模块用于在所述第二节点和所述第一时钟信号端的共同控制下，将所述第一参考信号端的信号提供给所述第三节点；所述第三控制模块的第一端与所述第二参考信号端相连，第二端与所述第一节点相连，第三端与所述第三节点相连；所述第三控制模块用于在所述第一节点的控制下将所述第二参考信号端的信号提供给所述第三节点；所述第一输出模块的第一端与所述第一参考信号端相连，第二端与所述第一节点相连，第三端与所述移位寄存器单元的驱动信号输出端相连；所述第一输出模块用于在所述第一节点的控制下将所述第一参考信号端的信号提供给所述驱动信号输出端，以及在所述第一节点处于浮接状态时，保持所述第一节点与所述驱动信号输出端之间的电压差稳定；所述第二输出模块的第一端与所述第二参考信号端相连，第二端与所述第\t三节点相连，第三端与所述驱动信号输出端相连；所述第二输出模块用于在所述第三节点的控制下将所述第二参考信号端的信号提供给所述驱动信号输出端，以及在所述第三节点处于浮接状态时，保持所述第三节点与所述第二参考信号端之间的电压差稳定。2.如权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括：第一开关晶体管；其中，所述第一开关晶体管的栅极与所述第一时钟信号端相连，源极与所述输入信号端相连，漏极与所述第一节点相连。3.如权利要求1所述的移位寄存器单元，其特征在于，所述第一控制模块包括：第二开关晶体管、第三开关晶体管和第一电容；其中，所述第二开关晶体管的栅极与所述输入信号端相连，源极与所述第二时钟信号端相连，漏极与所述第二节点相连；所述第三开关晶体管的栅极与所述第二时钟信号端相连，源极与所述第一参考信号端相连，漏极与所述第二节点相连；所述第一电容的第一端与所述第一时钟信号端相连，第二端与所述第二节点相连。4.如权利要求1所述的移位寄存器单元，其特征在于，所述第二控制模块包括：第四开关晶体管和第五开关晶体管；其中，所述第四开关晶体管的栅极与所述第二节点相连，源极与所述第一参考信号端相连，漏极与所述第五开关晶体管的源极相连；所述第五开关晶体管的栅极与所述第一时钟信号端相连，漏极与所述第三节点相连。5.如权利要求1所述的移位寄存器单元，其特征在于，所述第三控制模块包括：第六开关晶体管；其中，所述第六开关晶体管的栅极与所述第一节点相连，源极与所述第二参考信号端相连，漏极与所述第三节点相连。6.如权利要求1所述的移位寄存器单元，其特征在于，所述第一输出模块包括：第七开关晶体管和第二电容；其中，所述第七开关晶体管的栅极与所述第一节点相连，源极与所述第一参考信号端相连，漏极与所述驱动信号输出端相连；所述第二电容的第一端与所述第一节点相连，第二端与所述驱动信号输出端相连。7.如权利要求1所述的移位寄存器单元，其特征在于，所述第二输出模块包括：第八开关晶体管和第三电容；其中，所述第八开关晶体管的栅极与所述第三节点相连，源极与所述第二参考信号端相连，漏极与所述驱动信号输出端相连；所述第三电容的第一端与所述第三节点相连，第二端与所述第二参考信号端相连。8.如权利要求2-7任一项所述的移位寄存器单元，其特征在于，当所述输入信号端的有效脉冲信号为高电位时，所有开关晶体管均为P型开关晶体管；当所述输入信号端的有效脉冲信号为低电位时，所有开关晶体管均为N型开关晶体管。9.一种栅极驱动电路，其特征在于，包括级联的多个如权利要求1-8任一项所述的移位寄存器单元；其中，第一级移位寄存器单元的输入信号端与帧触发信号端相连；除第一级移位寄存器单元之外，其余各级移位寄存器单元的输入信号端分别与上一级移位寄存器单元的驱动信号输出端相连。10.一种显示装置，其特征在于，包括如权利要求9所述的栅极驱动电路。