1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：
时钟控制模块、输出控制模块和输出模块；
所述时钟控制模块分别与控制信号端、第一电源信号端、第一时钟信号端、第二时钟信号端、第三时钟信号端、所述输出控制模块和所述输出模块连接，所述时钟控制模块用于在来自所述控制信号端的控制信号和来自所述第三时钟信号端的第三时钟信号的控制下，向所述输出模块输出来自所述第一时钟信号端的第一时钟信号，并向所述输出控制模块输出所述第一时钟信号的反相信号，或者，向所述输出模块交替输出所述第一时钟信号和来自所述第二时钟信号端的第二时钟信号，并向所述输出控制模块交替输出所述第一时钟信号的反相信号和所述第二时钟信号的反相信号，其中，所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的频率相同，相位互不相同；
所述输出控制模块分别与所述时钟控制模块、输入信号端、复位信号端、第二电源信号端、第三电源信号端、第四电源信号端、上拉节点和输出端连接，用于控制所述上拉节点和所述输出端的电位；
所述输出模块分别与所述时钟控制模块、所述上拉节点和所述输出端连接，用于在所述上拉节点的控制下，向所述输出端输出来自所述时钟控制模块的信号。
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述时钟控制模块包括：第一控制子模块、第二控制子模块和反相子模块；
所述第一控制子模块分别与所述控制信号端、所述第一电源信号端、所述第三时钟信号端和所述第二控制子模块连接，用于在所述控制信号的控制下，向所述第二控制子模块输出来自所述第一电源信号端的第一电源信号，或者来自所述第三时钟信号端的第三时钟信号；
所述第二控制子模块分别与所述第一控制子模块、所述第一时钟信号端、所述第二时钟信号端、所述反相子模块和所述输出模块连接，用于在所述第一电源信号的控制下，分别向所述反相子模块和所述输出模块输出所述第一时钟信号；或者，用于在所述第三时钟信号的控制下，向所述反相子模块交替输出所述第一时钟信号和所述第二时钟信号，并向所述输出模块交替输出所述第一时钟信号和所述第二时钟信号；
所述反相子模块分别与所述第二控制子模块和所述输出控制模块连接，用于对所述第二控制子模块输出的信号进行反相后，输出至所述输出控制模块。
3.根据权利要求2所述的移位寄存器单元，其特征在于，所述第一控制子模块包括：第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管的极性相反；
所述第一晶体管的栅极与所述控制信号端连接，所述第一晶体管的第一极与所述第一电源信号端连接，所述第一晶体管的第二极与所述第二控制子模块连接；
所述第二晶体管的栅极与所述控制信号端连接，所述第二晶体管的第一极与所述第三时钟信号端连接，所述第二晶体管的第二极与所述第二控制子模块连接。
4.根据权利要求2所述的移位寄存器单元，其特征在于，所述反相子模块包括：第一反相器；
所述第一反相器的输入端与所述第二控制子模块连接，所述第一反相器的信号输出端与所述输出控制模块连接。
5.根据权利要求2至4任一所述的移位寄存器单元，其特征在于，所述第二控制子模块包括：第三晶体管和第四晶体管，所述第三晶体管和所述第四晶体管的极性相反；
所述第三晶体管的栅极与所述第一控制子模块连接，所述第三晶体管的第一极与所述第一时钟信号端连接，所述第三晶体管的第二极分别与所述反相子模块和所述输出模块连接；
所述第四晶体管的栅极与所述第一控制子模块连接，所述第四晶体管的第一极与所述第二时钟信号端连接，所述第四晶体管的第二极分别与所述反相子模块和所述输出模块连接。
6.根据权利要求2至4任一所述的移位寄存器单元，其特征在于，所述第二控制子模块包括：第二反相器、第一传输门、第三反相器和第二传输门；
所述第二反相器的输入端与所述第一控制子模块连接，所述第二反相器的信号输出端与所述第一传输门的第一控制端连接；
所述第一传输门的第二控制端与所述第一控制子模块连接，所述第一传输门的输入端与所述第一时钟信号端连接，所述第一传输门的信号输出端分别与所述反相子模块和所述输出模块连接；
所述第三反相器的输入端与所述第一控制子模块连接，所述第三反相器的信号输出端与所述第二传输门的第二控制端连接；
所述第二传输门的第一控制端与所述第一控制子模块连接，所述第二传输门的输入端与所述第二时钟信号端连接，所述第二传输门的信号输出端分别与所述反相子模块和所述输出模块连接。
7.根据权利要求1至4任一所述的移位寄存器单元，其特征在于，所述输出控制模块包括：第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管和第十一晶体管；
所述第五晶体管的栅极与所述输入信号端连接，所述第五晶体管的第一极与所述第三电源信号端连接，所述第五晶体管的第二极与所述上拉节点连接；
所述第六晶体管的栅极与所述复位信号端连接，所述第六晶体管的第一极与所述第四电源信号端连接，所述第六晶体管的第二极与所述上拉节点连接；
所述第七晶体管的栅极与所述上拉节点连接，所述第七晶体管的第一极与所述第二电源信号端连接，所述第七晶体管的第二极与下拉节点连接；
所述第八晶体管的栅极与所述输出端连接，所述第八晶体管的第一极与所述第二电源信号端连接，所述第八晶体管的第二极与所述下拉节点连接；
所述第九晶体管的栅极和第一极与所述时钟控制模块连接，所述第九晶体管的第二极与所述下拉节点连接；
所述第十晶体管的栅极与所述下拉节点连接，所述第十晶体管的第一极与所述第二电源信号端连接，所述第十晶体管的第二极与所述上拉节点连接；
所述第十一晶体管的栅极与所述下拉节点连接，所述第十一晶体管的第一极与所述第二电源信号端连接，所述第十一晶体管的第二极与所述输出端连接。
8.根据权利要求1至4任一所述的移位寄存器单元，其特征在于，所述输出模块包括：第十二晶体管和电容器；
所述第十二晶体管的栅极与所述上拉节点连接，所述第十二晶体管的第一极与所述时钟控制模块连接，所述第十二晶体管的第二极与所述输出端连接；
所述电容器的一端与所述上拉节点连接，另一端与所述输出端连接。
9.根据权利要求1至4任一所述的移位寄存器单元，其特征在于，
所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的占空比均为二分之一；
所述第一时钟信号与所述第二时钟信号的相位差为180度，所述第一时钟信号与所述第三时钟信号的相位差为90度。
10.一种移位寄存器单元的驱动方法，其特征在于，所述移位寄存器单元包括：时钟控制模块、输出控制模块和输出模块，所述方法包括：
第一驱动模式，控制信号端输出的控制信号为第一电位，所述时钟控制模块向所述输出模块输出来自第一时钟信号端的第一时钟信号，并向所述输出控制模块输出所述第一时钟信号的反相信号；
第二驱动模式，控制信号端输出的控制信号为第二电位，第三时钟信号端输出第三时钟信号，所述时钟控制模块向所述输出模块交替输出所述第一时钟信号和来自第二时钟信号端的第二时钟信号，并向所述输出控制模块交替输出所述第一时钟信号的反相信号和所述第二时钟信号的反相信号；
其中，所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的频率相同，相位互不相同。
11.根据权利要求10所述的方法，其特征在于，所述第一驱动模式和所述第二驱动模式中的任一驱动模式包括：
输入阶段，输入信号端输出的输入信号为第二电位，所述输出控制模块将上拉节点的电位上拉为第二电位；
输出阶段，所述上拉节点保持第二电位，所述输出模块接收并输出来自所述时钟控制模块的信号；
复位阶段，复位信号端输出的复位信号为第二电位，所述输出控制模块控制所述上拉节点的电位为第一电位。
12.根据权利要求10或11所述的方法，其特征在于，
所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的占空比均为二分之一；
所述第一时钟信号与所述第二时钟信号的相位差为180度，所述第一时钟信号与所述第三时钟信号的相位差为90度。
13.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括：
至少两个级联的如权利要求1至9任一所述的移位寄存器单元。
14.一种显示装置，其特征在于，所述显示装置包括：如权利要求13所述的栅极驱动电路。