显示面板的制作方法

本发明涉及液晶显示技术领域，尤其涉及一种显示面板。

背景技术：

TFT-LCD面板分辨率越来越高，尺寸越来越大，消费者对画面的品质要求也更严格。为了节省成本，经常将栅极驱动电路和数据电路制作在同一块印刷电路板(PCB)上。再利用基板走线(Wire On Array，简称WOA)将该PCB与用于传输栅极驱动信号的覆晶薄膜(Chip On Film，简称COF)连接。液晶显示器中通常包括至少两个用于传输栅极驱动信号的COF。相邻的两个COF之间也通过WOA连接。每个COF分别与基板上的一组扇形引线(fanout)相连，并通过扇形引线连接至各条栅线。

如图1所示的错充波形示意图，由于WOA具有一定的阻值，所以与后一个COF相连的栅线的阻值，会比前一个COF相连的栅线的阻值大。使得这两条栅线上的栅极驱动信号的波形产生差异。在两个COF的交界处，也就是前一个COF连接的最后一条栅线与后一个COF连接的第一条栅线上的栅极驱动信号的波形差异会特别明显。图2图中的向下箭头为扫描方向。图2中a处表示栅极延迟现象发生，b处表示栅极未完全关闭导致错充发生，c为栅极驱动信号的原始波形。由于TFT-LCD扫描方向为从源极对侧到源极侧，而信号通过WOA线路在各个COF间进行传递，WOA线路本身存在一定的电阻及电容，越靠近源极侧信号的延迟越严重，在COF与COF交界位置处会有很明显的灰阶跳变，导致面板出现水平区块不良。

技术实现要素：

本发明提供一种显示面板，用以解决现有技术中在覆晶薄膜交界位置处有明显的灰阶跳变导致面板出现水平区块不良的技术问题。

本发明提供一种显示面板，包括栅极驱动电路、至少两个用于传输栅极驱动电路产生的栅极驱动信号的覆晶薄膜和至少两条连接走线，其中，一个覆晶薄膜直接通过一条连接走线与栅极驱动电路连接，其余覆晶薄膜通过多条连接走线与栅极驱动电路连接，与连接走线直接连接的覆晶薄膜与栅极驱动电路距离越近，连接走线的阻值越大，其中，与栅极驱动电路连接所通过的连接走线越少的覆晶薄膜，离栅极驱动电路越近。

进一步的，包括两个覆晶薄膜和两条连接走线，两个覆晶薄膜包括第一覆晶薄膜和第二覆晶薄膜，两条连接走线包括第一连接走线和第二连接走线，第一覆晶薄膜通过第一连接走线与栅极驱动电路连接；第二覆晶薄膜依次通过第二连接走线、第一覆晶薄膜、第一连接走线与栅极驱动电路连接；第一连接走线的阻值大于第二连接走线的阻值。

进一步的，各条连接走线均包括基板走线和与基板走线串联的电阻，与连接走线连接的覆晶薄膜与栅极驱动电路距离越近，连接走线的电阻的阻值越大。

进一步的，第一连接走线包括第一基板走线，第二连接走线包括第二基板走线和与第二基板走线并联的电阻。

进一步的，第一连接走线包括第一基板走线和与第一基板走线串联的电阻，第二连接走线包括第二基板走线。

进一步的，电阻为可变电阻。

进一步的，还包括基板，基板上设置有至少两组扇形引线和若干条栅线，各覆晶薄膜与各扇形引线一端一一对应连接；各扇形引线另一端包括若干条子引线，各条子引线与栅线一一对应连接。

进一步的，各条子引线的阻值相等。

本发明提供的显示面板，与连接走线直接连接的覆晶薄膜与栅极驱动电路距离越近，连接走线的阻值越大，可减少栅极驱动信号在各覆晶薄膜之间进行传递时的信号延迟，改善面板水平区块不良的现象。

附图说明

在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：

图1为错充波形示意图；

图2为TFT-LCD水平区块不良示意图；

图3为本发明实施例提供的显示面板结构示意图。

在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。

具体实施方式

下面将结合附图对本发明作进一步说明。

本发明提供一种显示面板，包括栅极驱动电路、至少两个用于传输栅极驱动电路产生的栅极驱动信号的覆晶薄膜和至少两条连接走线。其中，一个覆晶薄膜直接通过一条连接走线与栅极驱动电路连接，其余覆晶薄膜通过多条连接走线与栅极驱动电路连接。与连接走线直接连接的覆晶薄膜与栅极驱动电路距离越近，连接走线的阻值越大。其中，与栅极驱动电路连接所通过的连接走线越少的覆晶薄膜，离栅极驱动电路越近。具体的，与栅极驱动电路距离最近的覆晶薄膜为通过连接走线直接与栅极驱动电路连接的覆晶薄膜，离栅极驱动电路越远的覆晶薄膜，需要通过一条连接走线与已经与栅极驱动电路连接的覆晶薄膜连接。

图3为本发明实施例提供的显示面板结构示意图。如图3所示，本实施例提供的显示面板包括栅极驱动电路1、至少两个用于传输栅极驱动电路1产生的栅极驱动信号的覆晶薄膜和至少两条走线。其中，两个覆晶薄膜包括第一覆晶薄膜21和第二覆晶薄膜22。两条走线包括第一连接走线31和第二连接走线32。第一覆晶薄膜21通过第一连接走线31与栅极驱动电路1连接。第二覆晶薄膜22依次通过第二连接走线32、第一覆晶薄膜21、第一连接走线31与栅极驱动电路1连接。第一连接走线31的阻值不小于第二连接走线32的阻值。

具体的，栅极驱动电路1产生栅极驱动信号，栅极驱动信号通过走线传送到覆晶薄膜。由于覆晶薄膜与扇形引线4一端相连，扇形引线4另一端又与各条栅线5连接。因此栅极驱动信号可通过覆晶薄膜传送至栅线5。在本实施例中，第一连接走线31的阻值大于第二连接走线32的阻值，可减少栅极驱动信号在各覆晶薄膜之间进行传递时的信号延迟，改善面板水平区块不良的现象。

进一步的，由于与栅极驱动电路1距离越远的覆晶薄膜，需要通过更多的走线来与栅极驱动电路1连接。而走线本身具有一定的阻值，因此，为了减少或消除走线本身的阻值导致栅极驱动信号传输过程中的延迟现象，与最后一个覆晶薄膜连接的走线的阻值应小于其他所有走线的阻值。最后一个覆晶薄膜即与栅极驱动电路1距离最远的覆晶薄膜。

在一个具体实施例中，各条走线均包括基板走线和与基板走线串联的电阻。走线连接的覆晶薄膜与栅极驱动电路1距离越近，走线的阻值越大。当两条基板走线的阻值不等时，通过调节与各基板走线串联的电阻来调整走线的阻值。可使走线的阻值满足离栅极驱动电路1距离越近的走线，其阻值越大。从而改善覆晶薄膜交界位置处的灰阶跳变。

在另一具体实施例中，各走线包括基板走线和与基板走线并联的电阻，各电阻为可调电阻。通过调节各电阻，使走线的阻值满足离栅极驱动电路1距离越近的走线，其阻值越大。以改善覆晶薄膜交界位置处的灰阶跳变。

进一步的，第一连接走线31包括第一基板走线，第二连接走线32包括第二基板走线和与第二基板走线并联的电阻。第二连接走线32中的第二基板走线并联一个电阻，可减小第二连接走线32的阻值。降低栅极驱动信号的延迟状况，以改善覆晶薄膜交界位置处的灰阶跳变。

进一步的，第一连接走线31包括第一基板走线和与第一基板走线串联的电阻。第二连接走线32包括第二基板走线。第一连接走线31中第一基板走线串联一个电阻，以增大第一连接走线31的阻值，降低栅极驱动信号的延迟状况。以改善覆晶薄膜交界位置处的灰阶跳变。在上述实施例中的电阻均为可变电阻，以方便调节走线的阻值。

在一个具体实施例中，上述显示面板还包括基板，基板上设置有至少两组扇形引线4和若干条栅线5。各覆晶薄膜与各组扇形引线4一端一一对应连接。扇形引线4另一端包括若干条子引线41。各条子引线41与栅线5一一对应连接。各条引线41的阻值相等。

虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。