一种像素电路及其驱动方法、显示面板与流程
本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。
背景技术：
低温多晶硅(英文名称：lowtemperaturepolysilicon，英文简称：ltps)为衬底制作的有机电致发光显示(英文名称：organiclight-emittingdiode,简称：oled)面板因为ltps晶体颗粒不规则，所以需要对oled中的每个像素进行像素补偿，从而消除每个驱动薄膜晶体管(英文名称：drivingthinfilmtransistor，英文简称：dtft)沟道上ltps晶体颗粒不均匀，进而导致的各像素亮度不均匀的问题。
然而，随着oled显示面板分辨率的提高，分摊到每个像素的dtft的阈值电压读取时间不断缩短。例如：显示面板的分辨率为1440*2560、频率为60hz时，每个像素的dtft的阈值电压读取时间为1s/60hz/2560＝5.6us。此外。除去波形的上升、下降时间，每个像素的dtft的阈值读取时间不足5us，并且分辨率越高，每个像素的dtft的阈值电压读取时间越短。由于分摊到每个像素的dtft的阈值电压读取时间不断缩短，所以可能导致像素电路无法读取dtft的阈值电压，进而导致显示画面不均匀，出现水波纹(mura)的现象。
技术实现要素：
本发明的实施例提供一种像素电路及其驱动方法、显示面板，用于解决像素电路可能无法读取驱动晶体管的阈值电压的问题。为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种像素电路，包括：节点控制单元、驱动单元、显示单元、阈值补偿单元以及复位单元；
所述节点控制单元连接第一扫描端、第二扫描端、第三扫描端、参考电压端、数据电压端以及第一节点，用于在所述第一扫描端的电压或第二扫描端的电压的控制下将所述参考电压端的电压输出至所述第一节点，或者在所述第三扫描端的电压的控制下将所述数据电压端的电压输出至所述第一节点；
所述驱动单元的输入端连接第一电平端，所述驱动单元的控制端连接第二节点，所述驱动单元用于在所述第一电平端的电压和所述第二节点的电压的控制下在所述驱动单元的输出端输出驱动电流；
所述显示单元连接第二电平端、所述第二扫描端、所述复位单元以及所述驱动单元的输出端，用于在所述第二扫描端的电压的控制下通过所述驱动电流驱动显示灰阶；
所述阈值补偿单元连接所述第一节点、所述驱动单元的输出端、所述第三扫描端、第四扫描端以及第二节点，用于在所述第三扫描端的电压或所述第四扫描端的电压的控制下将所述第二节点的电压调节为第一电平端的电压与所述驱动单元的阈值电压之和，以及在所述第一节点的电压和所述驱动单元的输出端的电压的控制下将所述第二节点的电压调节为所述第一电平端的电压、所述驱动单元的阈值电压以及所述参考电压端的电压的和与所述数据电压端的电压的差；
所述复位单元连接复位电压端、所述第一扫描端、所述第三扫描端、所述第二节点以及所述显示单元，用于在所述第一扫描端的电压的控制下通过所述复位电压端的电压对所述第二节点进行复位以及在所述第三扫描端的电压的控制下通过所述复位电压端的电压对所述显示单元进行复位。
可选的，所述节点控制单元包括：第一晶体管、第二晶体管以及第三晶体管；
所述第一晶体管的第一极连接所述参考电压端，所述第一晶体管的第二极连接所述第一节点，所述第一晶体管的栅极连接所述第一扫描端；
所述第二晶体管的第一极连接所述参考电压端，所述第二晶体管的第二极连接所述第一节点，所述第二晶体管的栅极连接所述第二扫描端；
所述第三晶体管的第一极连接所述数据电压端，所述第三晶体管的第二极连接所述第一节点，所述第三晶体管的栅极连接所述第三扫描端。
可选的，所述阈值补偿单元包括：第四晶体管、第五晶体管以及第一电容；
所述第四晶体管的第一极连接所述驱动单元的输出端，所述第四晶体管的第二极连接所述第二节点，所述第四晶体管的栅极连接所述第三扫描端；
所述第五晶体管的第一极连接所述驱动单元的输出端，所述第五晶体管的第二极连接所述第二节点，所述第五晶体管的栅极连接所述第四扫描端；
所述第一电容的第一极连接所述第一节点，所述第一电容的第二极连接所述第二节点。
可选的，所述第四晶体管和所述第五晶体管共用源极、漏极以及有源层；
所述第四晶体管的栅极和所述第五晶体管的栅极分别位于所述有源层的两侧。
可选的，所述第四晶体管的栅极和所述第五晶体管的栅极在与所述有源层垂直方向上的投影重合。
可选的，所述第五晶体管的栅极与所述有源层之间还设置有第一绝缘层；所述第四晶体管的栅极与所述有源层之间还设置有第二绝缘层；所述第四晶体管的栅极与源极、漏极之间还设置有第三绝缘层；所述源极、漏极通过贯穿所述第二绝缘层和所述第三绝缘层的通孔与所述有源层接触。
可选的，所述第一电容的第一极和第二极分别与所述第四晶体管的栅极和第五晶体管的栅极通过同一次构图工艺制作形成。
可选的，所述复位单元包括：第六晶体管和第七晶体管；
所述第六晶体管的第一极连接所述复位电压端，所述第六晶体管的第二极连接所述第二节点，所述第六晶体管的栅极连接所述第一扫描端；
所述第七晶体管的第一极连接所述复位电压端，所述第七晶体管的第二极连接所述显示单元，所述第七晶体管的栅极连接所述第三扫描端。
可选的，所述驱动单元为驱动晶体管，所述驱动单元的输入端为驱动晶体管的源极，所述驱动单元的控制端为驱动晶体管的栅极，所述驱动单元的输出端为驱动晶体管的漏极。
可选的，所述显示单元包括：第八晶体管和发光二极管；
所述第八体管的第一极连接所述驱动单元的输出端，所述第八晶体管的第二极连接所述发光二极管的阳极，所述第八晶体管的栅极连接所述第二扫描端；
所述发光二极管的阴极连接所述第二电平端。
可选的，所述第三扫描端的输出信号为移位寄存电路中第n级移位寄存单元的输出信号；所述第四扫描端的输出信号为移位寄存电路中第n+1级移位寄存单元的输出信号；n为正整数。
可选的，所述晶体管均为n型晶体管，或者所述晶体管均为p型晶体管。
第二方面，提供一种像素电路的驱动方法，用于驱动第一方面任一项所述的像素电路，所述方法包括：
第一阶段，所述节点控制单元在所述第一扫描端的电压的控制下将所述参考电压端的电压输出至所述第一节点；所述复位单元在所述第一扫描端的电压的控制下通过所述复位电压端的电压对所述第二节点进行复位；
第二阶段，所述节点控制单元在所述第三扫描端的电压的控制下将所述数据电压端的电压输出至所述第一节点；所述阈值补偿单元在所述第三扫描端的电压的控制下将所述第二节点的电压调节为第一电平端的电压与所述驱动单元的阈值电压之和；所述复位模块在所述第三扫描端的电压的控制下通过所述复位电压端的电压对所述显示单元进行复位；
第三阶段，所述阈值补偿单元在所述第四扫描端的电压的控制下将所述第二节点的电压调节为第一电平端的电压与所述驱动单元的阈值电压之和；
第四阶段，所述节点控制单元在所述第二扫描端的电压的控制下将所述参考电压端的电压输出至所述第一节点；所述阈值补偿单元在所述第一节点的电压和所述驱动单元的输出端的电压的控制下将所述第二节点的电压调节为所述第一电平端的电压、所述驱动单元的阈值电压以及所述参考电压端的电压的和与所述数据电压端的电压的差；所述驱动单元在所述第一电平端的电压和所述第二节点的电压的控制下在所述驱动单元的输出端输出驱动电流；所述显示单元在所述第二扫描端的电压的控制下通过所述驱动电流驱动显示灰阶。
第三方面，提供一种显示面板，包括上述的像素电路。
本发明实施例提供的像素电路包括：节点控制单元、阈值补偿单元、复位单元、驱动单元以及显示单元；由于阈值补偿单元可以在第三扫描端的电压或第四扫描端的电压的控制下将第二节点的电压调节为第一电平端的电压与驱动单元的阈值电压之和，即本发明实施例提供的像素电路可以在第三电平端或第四电平端输入有效信号时读取驱动单元的阈值电压，因此本发明的实施例可以增加素电路读取驱动单元的阈值电压的时间长度，进而解决像素电路无法读取驱动单元的阈值电压的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的像素电路的示意性结构图；
图2为本发明实施例提供的像素电路的电路图；
图3为本发明实施例提供的像素电路的驱动方法的步骤流程图；
图4为本发明实施例提供的像素电路的信号时序状态图；
图5为本发明实施例提供的第四、五晶体管的示意性结构图之一；
图6为本发明实施例提供的第四、五晶体管的示意性结构图之二；
图7为本发明实施例提供的像素电路的制造方法的步骤流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要包括开关晶体管、驱动晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外本发明实施例所采用的开关晶体管包括p型开关晶体管和n型开关晶体管两种，其中，p型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，n型开关晶体管为在栅极为高电平时导通，在栅极为低电平时截止；驱动晶体管包括p型和n型，其中p型驱动晶体管在栅极电压为低电平(栅极电压小于源极电压)，且栅极源极的压差的绝对值大于阈值电压时处于放大状态或饱和状态；其中n型驱动晶体管的栅极电压为高电平(栅极电压大于源极电压)，且栅极源极的压差的绝对值大于阈值电压时处于放大状态或饱和状态。
还需要说明的是，为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分，本领域技术人员可以理解“第一”、“第二”等字样并不是在对数量和执行次序进行限定。
本发明的实施例提供一种像素电路，具体的，参照图1所示，该像素单路包括：节点控制单元11、驱动单元12、显示单元13、阈值补偿单元14以及复位单元15。
其中，节点控制单元11连接第一扫描端s1、第二扫描端s2、第三扫描端s3、参考电压端vref、数据电压端vdata以及第一节点n1，用于在第一扫描端s1的电压或第二扫描端s2的电压的控制下将参考电压端vref的电压输出至第一节点n1，或者在第三扫描端s3的电压的控制下将数据电压端vdata的电压输出至第一节点n1。
驱动单元12的输入端i连接第一电平端，驱动单元12的控制端q连接第二节点n2，驱动单元12用于在第一电平端v1的电压和第二节点n2的电压的控制下在驱动单元的输出端o输出驱动电流。
显示单元13连接第二电平端v2、第二扫描端s2、复位单元15以及驱动单元12的输出端o，用于在第二扫描端s2的电压的控制下通过驱动电流驱动显示灰阶。
阈值补偿单元14连接第一节点n1、驱动单元12的输出端o、第三扫描端s3、第四扫描端s4以及第二节点n2，用于在第三扫描端s3的电压或第四扫描端s4的电压的控制下将第二节点n2的电压调节为第一电平端v1的电压与驱动单元12的阈值电压之和，以及在第一节点n1的电压和驱动单元12的输出端o的电压的控制下将第二节点n2的电压调节为第一电平端v1的电压、驱动单元12的阈值电压以及参考电压端vref的电压的和与数据电压端vdata的电压的差。
复位单元15连接复位电压端vinit、第一扫描端s1、第三扫描端s3、第二节点n2以及显示单元13，用于在第一扫描端s1的电压的控制下通过复位电压端vinit的电压对第二节点n2进行复位以及在第三扫描端s3的电压的控制下通过复位电压端vinit的电压对显示单元13进行复位。
本发明实施例提供的像素电路包括：节点控制单元、阈值补偿单元、复位单元、驱动单元以及显示单元；由于阈值补偿单元可以在第三扫描端的电压或第四扫描端的电压的控制下将第二节点的电压调节为第一电平端的电压与驱动单元的阈值电压之和，即本发明实施例提供的像素电路可以在第三电平端或第四电平端输入有效信号时读取驱动单元的阈值电压，因此本发明的实施例可以增加素电路读取驱动单元的阈值电压的时间长度，进而解决像素电路无法读取驱动单元的阈值电压的问题。
进一步的，本发明的实施例还提供了一种上述图1所示像素电路的具体电路结构。具体的，参照图2所示，节点控制单元11包括：第一晶体管t1、第二晶体管t2以及第三晶体管t3。
第一晶体管t1的第一极连接参考电压端vref，第一晶体管t1的第二极连接第一节点n1，第一晶体管t1的栅极连接第一扫描端s1。
第二晶体管t2的第一极连接参考电压端vref，第二晶体管t2的第二极连接第一节点n1，第二晶体管t2的栅极连接第二扫描端s2。
第三晶体管t3的第一极连接数据电压端vdata，第三晶体管t3的第二极连接第一节点n1，第三晶体管t3的栅极连接第三扫描端s3。
阈值补偿单元14包括：第四晶体管t4、第五晶体管t5以及第一电容c1。
第四晶体管t4的第一极连接驱动单元12的输出端o，第四晶体管t4的第二极连接第二节点n2，第四晶体管t4的栅极连接第三扫描端s3。
第五晶体管t5的第一极连接驱动单元12的输出端o，第五晶体管t5的第二极连接第二节点n2，第五晶体管t5的栅极连接第四扫描端s4。
第一电容c1的第一极连接第一节点n1，第一电容c1的第二极连接第二节点c2。
复位单元15包括：第六晶体管t6和第七晶体管t7；
第六晶体管t6的第一极连接复位电压端vinit，第六晶体管t6的第二极连接第二节点n2，第六晶体管t6的栅极连接第一扫描端s1。
第七晶体管t7的第一极连接复位电压端vinit，第七晶体管t7的第二极连接显示单元13，第七晶体管t7的栅极连接第三扫描端s3。
驱动单元12为驱动晶体管dtft，驱动单元12的输入端i为驱动晶体管dtft的源极，驱动单元12的控制端q为驱动晶体管dtft的栅极，驱动单元12的输出端o为驱动晶体管dtft的漏极。
显示单元13包括：第八晶体管t8和发光二极管d1；
第八体管t8的第一极连接驱动单元12的输出端o，第八晶体管t8的第二极连接发光二极管d1的阳极，第八晶体管t8的栅极连接第二扫描端s2。
发光二极管d1的阴极连接第二电平端v2。
本发明的实施例还提供了一种上述像素电路的驱动方法，具体的，参照图3所示，该方法包括如下步骤：
s31、第一阶段，节点控制单元在第一扫描端的电压的控制下将参考电压端的电压输出至第一节点；复位单元在第一扫描端的电压的控制下通过所述复位电压端的电压对所述第二节点进行复位。
s32、第二阶段，节点控制单元在第三扫描端的电压的控制下将数据电压端的电压输出至所述第一节点；阈值补偿单元在第三扫描端的电压的控制下将第二节点的电压调节为第一电平端的电压与驱动单元的阈值电压之和；复位模块在第三扫描端的电压的控制下通过复位电压端的电压对显示单元进行复位。
s33、第三阶段，阈值补偿单元在第四扫描端的电压的控制下将第二节点的电压调节为第一电平端的电压与驱动单元的阈值电压之和。
s34、第四阶段，节点控制单元在第二扫描端的电压的控制下将参考电压端的电压输出至所述第一节点；阈值补偿单元在第一节点的电压和驱动单元的输出端的电压的控制下将第二节点的电压调节为第一电平端的电压、驱动单元的阈值电压以及参考电压端的电压的和与数据电压端的电压的差；驱动单元在第一电平端的电压和第二节点的电压的控制下在驱动单元的输出端输出驱动电流；显示单元在第二扫描端的电压的控制下通过驱动电流驱动显示灰阶。
以下参照图4所示的信号时序状态示意图，对图2所示的像素电路以及图3所示像素电路的驱动方法的工作原理进行说明。其中，在图2中以所有开关晶体管均为栅极低电平时导通的p型晶体管为例进行说明。图4中包含第一扫描端s1、第二扫描端s2、第三扫描端s3以及第四扫描端s4的信号时序状态。此外，其中第一电平端v1提供高电平vdd，第二电平端v2接地提供vss；示例性的，第二电平端v2可以接地。如图4所示提供四个时序阶段，包括：t1(第一阶段)、t2(第二阶段)、t3(第三阶段)和t4(第四阶段)。
第一阶段，第一扫描端s1低电平，第二扫描端s2、第三扫描端s3以及第四扫描端s4高电平，因此第一晶体管t1和第六晶体管t6导通，其余晶体管均截止。参考电压端vref通过第一晶体管t1连接第一节点n1,所以此阶段第一节点n1的电压为参考电压端vref的电压。复位电压端vinit通过第六晶体管t6连接第二节点n2,所以此阶段第二节点n2的电压为复位电压端的电压，同时由于第一电容c1的第一极和第二极分别连接第一节点n1和第二节点n2，所以第一电容c1的第一极和第二极的电压也分别为参考电压端vref的电压和复位电压端vinit的电压。由于此阶段将第一阶段n1和第二阶段n2的电压复位为常数电压，因此第一阶段又称为复位阶段。
第二阶段，第三扫描端s3低电平，第一扫描端s1、第二扫描端s2以及第四扫描端s4高电平，因此第三晶体管t3、第四晶体管t4以及第七晶体管t7导通，其余晶体管均截止。数据电压端vdata通过第三晶体管t3连接第一节点n1，第一节点n1的电压由第一阶段的参考电压端vref的电压跳变为数据电压端vdata的电压。又由于第四晶体管t4导通，所以驱动晶体管dtft的栅极与漏极连接，驱动晶体管dtft栅源电压差等于驱动晶体管的阈值电压，因此第二节点n2的电压跳变为第一电平端v1的电压与驱动晶体管dtft的阈值电压之和。此外，由于第七晶体管t7导通，所以此阶段复位电压端vinit还通过第七晶体管t7将发光二极管d1的阳极的电压复位为复位电压端vinit的电压。
需要说明的是，虽然理论上可以通过第二阶段使第二节点n2的电压跳变为第一电平端v1的电压与驱动晶体管dtft的阈值电压之和(即，可以读取驱动晶体管dtft的阈值电压)，但是在一些高分辨率的应用场景中。由于第二阶段的时间长度过小，可能会导致无法读取驱动晶体管的阈值电压。例如：显示面板的分辨率为1440*2560、频率为60hz时，每个像素的驱动晶体管dtft的阈值电压读取时间为1s/60hz/2560＝5.6us。此外。除去波形的上升、下降时间，每个像素的驱动晶体管dtft的阈值读取时间不足5us，并且分辨率越高，每个像素的驱动晶体管dtft的阈值电压读取时间越短。此阶段主要作用为读取驱动晶体管的阈值电压，所以此阶段又称为阈值读取阶段。
第三阶段，第四扫描端s4低电平，第一扫描端s1、第二扫描端s2以及第三扫描端s3高电平，因此第五晶体管t5导通，其余晶体管均截止。由于第一晶体管t1、第二晶体管t2以及第三晶体管t3均截止，所以第一电容c1的第一极没有放电路径，电压仍保持为上一阶段的数据电压端的电压；与第二阶段类似，又由于第五晶体管t5导通，所以驱动晶体管dtft的栅极与漏极连接，驱动晶体管dtft栅源电压差等于驱动晶体管dtft的阈值电压，因此第二节点n2的电压跳变为第一电平端v1的电压与驱动晶体管dtft的阈值电压之和。此阶段主要作用为补充读取驱动晶体管dtft的阈值电压，又称为阈值补充读取阶段。
由于本发明实施例中增加了上述第三阶段，因此本发明的实施例可以增加像素电路读取驱动单元的阈值电压的时间长度，进而解决像素电路可能无法读取驱动单元的阈值电压的问题。
第四阶段，第二扫描端s2低电平，第一扫描端s1、第三扫描端s3以及第四扫描端s4高电平，因此第二晶体管t2和第八晶体管t8导通，其余晶体管均截止。参考电压端vref通过第二晶体管t2连接第一节点，因此第一节点n1的电压变为参考电压端vref的电压。同时根据第二节点n2上的电荷守恒定律，第二节点n2的电压变为第一电平端的电压、驱动单元的阈值电压以及参考电压端的电压的和与数据电压端的电压的差。
由tft饱和电流公式可以得到流入oled的电流为：
ioled＝k(vgs-vth)2；
其中，
由于驱动晶体管dtft的栅极电压等于第二节点n2的电压，因此，驱动晶体管dtft的栅极电压为：
vg＝v1+vth+vref-vdata；
其中，v1为第一电平端的电压；vref为参考电压端的电压；vdata为数据电压端的电压。
驱动晶体管dtft的源极电压为：vs＝v1；
所以驱动晶体管dtft的栅极电压与源极电压的电压差为：
vgs＝(v1+vth+vref-vdata)-v1＝vth+vref-vdata
ioled＝k(vgs-vth)2＝k[(vth+vref-vdata)-vth]2＝k(vref-vdata)2；
由上式中可以看到oled的工作电流已经不受驱动晶体管dtft的阈值电压的影响，只与数据电压端的电压和参考电压端的电压有关，因此可以解决驱动晶体管由于工艺制程及长时间的操作造成阈值电压漂移的问题，消除其对流入oled的电流的影响，保证oled的正常工作。
进一步的，上述实施例中的像素电路中所有晶体管还可以均为栅极高电平导通的n型晶体管，若所有晶体管均为n型晶体管，则只需要重新调整像素电路各个扫描端的时序状态即可，例如：调整图4中t1阶段第一时钟信号端调整为高电平，调整t1阶段第二时钟信号端调整为低电平，其他信号也调整为相位相反的时序信号。
再进一步的，上述像素电路中也可以同时采用n型晶体管和p型晶体管，此时需保证像素电路中通过同一个时序信号或电压控制的晶体管需要采用相同的类型，当然这都是本领域的技术人员依据本发明的实施例可以做出的合理变通方案，因此均应为本发明的保护范围，然而考虑到晶体管的制程工艺，由于不同类型的晶体管的有源层掺杂材料不相同，因此像素电路中采用统一类型的晶体管更有利于简化像素电路的制程工艺。
进一步的，参照图5所示，上述图2所示像素电路中的第四晶体管t4和第五晶体管t5还可以共用源极51、漏极52以及有源层53；
第四晶体管t4的栅极g4和第五晶体管t5的栅极g5分别位于有源层53的两侧。
示例性的，上述有源层53具体可以为多晶硅层。
需要说明的是，图5中以第四晶体管t4的栅极位于有源层53的上侧，第五晶体管t5的栅极位于有源层53的下侧为例进行说明，但本发明实施例并不限定于此，在本发明实施例也可以将第四晶体管t4的栅极位于有源层53的下侧，第五晶体管t5的栅极位于有源层53的上侧。
通过使第四晶体管t4和第五晶体管t5共用源极51、漏极52以及有源层53，可以节省晶体管占用显示面板的面积，进而提高显示面板的开口率。
可选的，如图5所示，第四晶体管t4的栅极g4和第五晶体管t5的栅极g5在与有源层53垂直方向上的投影重合。
由于有源层53对光线强度较为敏感，因此当显示面板内部或者外界管线照射在有源层53上时会使第四晶体管t4和第五晶体管t5产生漏电流，因为本发明实施例中使第四晶体管t4的栅极g4和第五晶体管t5的栅极g5在与有源层53垂直方向上的投影重合，所以第四晶体管的栅极g4和第五晶体管的栅极g5可以相互作为光阻挡层，进而减小第四晶体管t4和第五晶体管t5的漏电流，保证对驱动晶体管阈值电压进行准确的补偿。
进一步的，以下参照图6所示，对第四晶体管t4和第五晶体管t5的结构进行详细说明。
参照图6所示，第五晶体管t5的栅极g5与有源层53之间还设置有第一绝缘层gi1；第四晶体管t4的栅极g4与有源层53之间还设置有第二绝缘层gi2；第四晶体管t4的栅极g4与源极51、漏极52之间还设置有第三绝缘层gi3；源极51、漏极52通过贯穿第二绝缘层gi2和第三绝缘层gi3的通孔与有源层53接触。
在由于上述实施例中，由于第四晶体管t4的栅极g4与第五晶体管t5的栅极g5不在同一栅金属层，因此在制作第四晶体管t4的栅极g4和第五晶体管t5的栅极g5需要分别通过一次构图工艺来制作，这样会增加像素电路的工艺流程，进而增加像素电路的制造成本。此外，由于第一电容c1的两级间需要设置电容介质，所以第一电容c1的第一极和第二极也需要分别通过一次构图工艺来制作。
基于上述制程工艺，本发明实施例中使第一电容c1的第一极和第二极分别与第四晶体管t4的栅极g4和第五晶体管t5的栅极g5通过同一次构图工艺制作形成。
即，可以为第一电容c1的第一极与第四晶体管t4的栅极g4通过同一次构图工艺制作形成，第一电容c1的第二极与第五晶体管t5的栅极g5通过同一次构图工艺制作形成；也可以为第一电容c1的第二极与第四晶体管t4的栅极g4通过同一次构图工艺制作形成，第一电容c1的第一极与第五晶体管t5的栅极g5通过同一次构图工艺制作形成。
通过使使第一电容c1的第一极和第二极分别与第四晶体管t4的栅极g4和第五晶体管t5的栅极g5通过同一次构图工艺制作形成，可以减少像素电路的制造工序，进而减少像素电路的制造成本。
可选的，上述实施例中的第三扫描端的输出信号为移位寄存电路中第n级移位寄存单元的输出信号；第四扫描端的输出信号为移位寄存电路中第n+1级移位寄存单元的输出信号；n为正整数。
通过将移位寄存电路的输出信号作为第三扫描端s3和第四扫描端s4省去单独制作第三扫描端s3和第四扫描端s4的驱动电路的工艺和成本，进而进一步简化像素电路的制作工序，降低像素电路的制造成本。
进一步的，本发明的实施例还提供了一种像素电路的制造方法，用于制作上述任一像素电路中的第四晶体管t4和第五晶体管t5。具体的，参照图7所示，该方法包括：
s71、通过第一次构图工艺在基板上形成第一栅极。
具体的，一次构图工艺主要包括：成膜、涂胶、曝光、显影、刻蚀、剥离等工序。其中，成膜是指通过磁控溅射、蒸镀、化学沉积等方式在基板上形成一层基础材料的薄膜的过程；涂胶是指在形成的基础材料的薄膜上涂覆光刻胶的过程；曝光是指利用掩膜板对光刻胶的指定位置进行曝光的过程；显影是指将发生化学反应的光刻胶清除干净，使玻璃上产生想要得到的胶膜图形的过程；刻蚀是指将未被光刻胶覆盖住的基础材料的薄膜腐蚀掉的过程；剥离是指将刻蚀后的光刻胶膜去除的过程。当然，在构图工艺还可能需要包括基板清洗、图案检查等过程，本发明实施例中对构图工艺包括的工序以及各工序的顺序不做限定，以能够形成第一栅极为准。
s72、制作覆盖第一栅极的第一绝缘层。
s73、在第一绝缘层上制作有源层。
s74、制作覆盖有源层的第二绝缘层。
s75、通过第二次构图工艺在第二绝缘层上形成第二栅极。
s76、制作覆盖第二栅极的第三绝缘层。
s77、通过第三次构图工艺在第三绝缘层上形成源极和漏极；其中，源极和漏极通过贯穿第二绝缘层和第三绝缘层的通孔与有源层相接触。
其中，第一栅极可以为第四晶体管t4的栅极g4也可以为第五晶体管t5的栅极g5。
可选的，上述像素电路的制造方法还包括：
通过第一次构图工艺形成第一电容的第一极，通过第二次构图工艺形成第一电容的第二极；
或者；
通过第一次构图工艺形成第一电容的第二极，通过第二次构图工艺形成第一电容的第一极。
本发明一实施例提供一种显示面板，包括上述实施例中任一种像素电路。
另外，显示面板可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
- 还没有人留言评论。精彩留言会获得点赞！