像素电路和电致发光显示面板、其驱动方法及显示装置与流程

本发明涉及显示技术领域，尤其涉及一种像素电路和电致发光显示面板、其驱动方法及显示装置。

背景技术：

目前，有机发光二极管(organiclightemittingdisplay,oled)按照驱动方式可以分为无源矩阵型oled(passivematrixoled,pmoled)和有源矩阵型oled(activematrixoled,amoled)两大类，其中，amoled具有呈阵列式排布的像素电路，属于主动显示类型，具有发光效能高、对比度高、视角宽等优点，通常被用于高清晰的大尺寸显示装置。目前，常用的amoled像素电路为电流型驱动电路，当有电流经过有机发光二极管时，有机发光二极管发光，且像素灰阶亮度可以通过控制流经有机发光二极管自身的电流大小来实现亮度的变化。

在oled显示屏中，有机发光二极管的显示亮度可以根据外界环境光的大小实时调节，如果外部环境亮度较高，则系统可以根据测试得到的光亮度，选择器件高亮模式，反之亦然。但是这种方式的探测器件(sensor)一般都是设置在显示屏的主板或者单独的功能区，会占用额外的面板面积，并采用单独探测器件会增加额外的成本。

技术实现要素：

有鉴于此，本发明实施例提供了一种像素电路和电致发光显示面板、其驱动方法及显示装置，用以实现自带屏内光学检测功能。

因此，本发明实施例提供了一种像素电路，包括：数据写入模块、发光驱动模块、发光器件、初始化模块、感光驱动模块、感光输出模块和感光器件；其中，

所述数据写入模块的输入端与数据信号端相连，控制端与第一栅极信号端相连，输出端与第一节点相连；所述数据写入模块用于在所述第一栅极信号端的控制下，将所述数据信号端提供的数据信号传输至第一节点；

所述发光驱动模块的输入端与第一参考信号端相连，第一控制端与所述第一节点相连，第二控制端与第一控制信号端相连，输出端与第二节点相连；所述发光器件连接于所述第二节点与第二参考信号端之间；所述发光驱动模块用于在所述第一节点的电位和所述第一控制信号端的控制下，驱动所述发光器件发光；

所述初始化模块的输入端与初始化信号端相连，控制端与第二控制信号端相连，输出端与第三节点相连；所述初始化模块用于在所述第二控制信号端的控制下，将所述初始化信号端提供的初始化信号传输至所述第三节点；

所述感光器件的一端与所述第三节点相连，另一端接地；所述感光器件用于根据接收到的光照强度，控制所述第三节点的电位；

所述感光驱动模块的输入端与所述第一参考信号端相连，控制端与所述第三节点相连，输出端与所述感光输出模块的输入端相连；所述感光驱动模块用于在所述第三节点的电位控制下，输出对应的电信号；

所述感光输出模块的控制端与所述第一栅极信号端相连，输出端与读取信号端相连；所述感光输出模块用于在所述第一栅极信号端的控制下，将所述感光驱动模块输出的电信号传输至所述读取信号端。

在一种可能的实现方式中，在本发明实施例提供的上述像素电路中，所述数据写入模块，包括：第一薄膜晶体管；

所述第一薄膜晶体管的栅极与所述第一栅极信号端相连，源极与所述数据信号端相连，漏极与所述第一节点相连。

在一种可能的实现方式中，在本发明实施例提供的上述像素电路中，所述数据写入模块，还包括：第二薄膜晶体管；

所述第二薄膜晶体管的栅极与第二栅极信号端相连，源极与所述数据信号端相连，漏极与所述第一节点相连；

所述第一薄膜晶体管为n型晶体管，所述第二薄膜晶体管为p型晶体管；或，所述第二薄膜晶体管为n型晶体管，所述第一薄膜晶体管为p型晶体管；

所述第二栅极信号端和所述第一栅极信号端提供相反的电信号。

在一种可能的实现方式中，在本发明实施例提供的上述像素电路中，所述感光输出模块包括：第三薄膜晶体管；

所述第三薄膜晶体管的栅极与所述第一栅极信号端相连，源极与所述感光驱动模块的输出端相连，漏极与所述读取信号端相连；

所述第一薄膜晶体管为n型晶体管，所述第三薄膜晶体管为n型晶体管；或，所述第一薄膜晶体管为p型晶体管，所述第三薄膜晶体管为p型晶体管。

在一种可能的实现方式中，在本发明实施例提供的上述像素电路中，所述发光驱动模块包括：第四薄膜晶体管、第一驱动晶体管和第一电容；其中，

所述第四薄膜晶体管的栅极与所述第一控制信号端相连，源极与所述第一参考信号端相连，漏极与所述第一驱动晶体管的源极相连；

所述第一驱动晶体管的栅极与所述第一节点相连，漏极与所述第二节点相连；

所述第一电容与所述第一节点相连。

在一种可能的实现方式中，在本发明实施例提供的上述像素电路中，所述初始化模块包括：第五薄膜晶体管；

所述第五薄膜晶体管的栅极与所述初始化信号端相连，源极与所述第二控制信号端相连，漏极与所述第三节点相连。

在一种可能的实现方式中，在本发明实施例提供的上述像素电路中，所述第一控制信号端和所述第二控制信号端为同一信号端；

所述第四薄膜晶体管为n型晶体管，所述第五薄膜晶体管为p型晶体管；或，所述第五薄膜晶体管为n型晶体管，所述第四薄膜晶体管为p型晶体管。

在一种可能的实现方式中，在本发明实施例提供的上述像素电路中，还包括：与所述第五薄膜晶体管类型相同的第六薄膜晶体管；

所述第六薄膜晶体管的栅极与所述第二控制信号端相连，源极与公共信号端相连，漏极与所述第二节点相连。

在一种可能的实现方式中，在本发明实施例提供的上述像素电路中，所述感光驱动模块包括：第二驱动晶体管和第二电容；其中，

所述第二驱动晶体管的栅极与所述第三节点相连，源极与所述第一参考信号端相连，漏极与所述感光输出模块的输入端相连；

所述第二电容与所述第三节点相连。

另一方面，本发明实施例还提供了一种上述像素电路的驱动方法，包括：

在第一时段，初始化模块在第二控制信号端的控制下，将初始化信号端提供的初始化信号传输至第三节点；

在第二时段，数据写入模块在第一栅极信号端的控制下，将数据信号端提供的数据信号传输至第一节点；感光器件根据接收到的光照强度，控制所述第三节点的电位，感光驱动模块在所述第三节点的电位控制下，输出对应的电信号，感光输出模块在所述第一栅极信号端的控制下，将所述感光驱动模块输出的电信号传输至读取信号端；

在第三时段，发光驱动模块在所述第一节点的电位和所述第一控制信号端的控制下，驱动所述发光器件发光；

所述第一时段、第二时段和第三时段为顺序连接的时段。

在一种可能的实现方式中，在本发明实施例提供的上述驱动方法中，还包括：所述第一时段，第六薄膜晶体管在所述第二控制信号端的控制下，将公共信号端的公共电位信号提供至第二节点。

另一方面，本发明实施例还提供了一种电致发光显示面板，包括多个发光像素，至少部分所述发光像素中包括上述像素电路。

在一种可能的实现方式中，在本发明实施例提供的上述电致发光显示面板中，所述电致发光显示面板的衬底基板为硅晶片。

另一方面，本发明实施例还提供了一种所述电致发光显示面板的驱动方法，包括：

通过读取感光驱动模块输出的电信号强度，确定感光器件接收到的外部光照强度；

根据所述外部光照强度，在高亮度和高对比度之间各发光像素的工作模式。

另一方面，本发明实施例还提供了一种显示装置，包括所述电致发光显示面板。

本发明实施例的有益效果包括：

本发明实施例提供的一种像素电路和电致发光显示面板、其驱动方法及显示装置，在像素电路中增加了初始化模块、感光驱动模块、感光输出模块和感光器件，在第二控制信号端的控制下，通过初始化模块将初始化信号端提供的初始化信号传输至第三节点，在第三节点的电位控制下，感光驱动模块输出对应的电信号，在第一栅极信号端的控制下，感光输出模块将感光驱动模块输出的电信号传输至读取信号端，可以在控制像素电路发光的同时，完成在像素电路内的外部环境亮度探测，实现自带屏内光学检测功能，便于显示屏根据检测到的外部环境亮度调整显示模式。在像素电路内部实现光学检测功能，不会占用面板面积，有利于窄边框或全面屏设计；并且，不用单独设置外部探测器件，可以节省成本。

附图说明

图1为本发明实施例提供的像素电路的结构示意图；

图2a为本发明实施例提供的像素电路的一种具体结构示意图；

图2b为图2a对应的输入输出信号时序图；

图3a为本发明实施例提供的像素电路的另一种具体结构示意图；

图3b为图3a对应的输入输出信号时序图；

图4a为本发明实施例提供的像素电路的另一种具体结构示意图；

图4b为图4a对应的输入输出信号时序图；

图5a和图5b分别为本发明实施例提供的电致发光显示面板的结构示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。

本发明实施例提供的一种像素电路，如图1所示，包括：数据写入模块1、发光驱动模块2、发光器件3、初始化模块4、感光驱动模块5、感光输出模块6和感光器件7；其中，

数据写入模块1的输入端与数据信号端data相连，控制端与第一栅极信号端gate1相连，输出端与第一节点a相连；数据写入模块1用于在第一栅极信号端gate1的控制下，将数据信号端data提供的数据信号传输至第一节点a；

发光驱动模块2的输入端与第一参考信号端vdd相连，第一控制端与第一节点a相连，第二控制端与第一控制信号端em1相连，输出端与第二节点b相连；发光器件3连接于第二节点b与第二参考信号端vss之间；发光驱动模块2用于在第一节点a的电位和第一控制信号端em1的控制下，驱动发光器件3发光；

初始化模块4的输入端与初始化信号端vint相连，控制端与第二控制信号端em2相连，输出端与第三节点c相连；初始化模块4用于在第二控制信号端em2的控制下，将初始化信号端vint提供的初始化信号传输至第三节点a；

感光器件7的一端与第三节点c相连，另一端接地；感光器件7用于根据接收到的光照强度，控制第三节点c的电位；

感光驱动模块5的输入端与第一参考信号端vdd相连，控制端与第三节点c相连，输出端与感光输出模块6的输入端相连；感光驱动模块5用于在第三节点c的电位控制下，输出对应的电信号；

感光输出模块6的控制端与第一栅极信号端gate1相连，输出端与读取信号端read相连；感光输出模块6用于在第一栅极信号端gate1的控制下，将感光驱动模块5输出的电信号传输至读取信号端read。

具体地，在本发明实施例提供的上述像素电路中，增加了初始化模块4、感光驱动模块5、感光输出模块6和感光器件7，在第二控制信号端em2的控制下，通过初始化模块4将初始化信号端vint提供的初始化信号传输至第三节点a，在第三节点c的电位控制下，感光驱动模块5输出对应的电信号，在第一栅极信号端gate1的控制下，感光输出模块6将感光驱动模块5输出的电信号传输至读取信号端read，可以在控制像素电路发光的同时，完成在像素电路内的外部环境亮度探测，实现自带屏内光学检测功能，便于显示屏根据检测到的外部环境亮度调整显示模式。在像素电路内部实现光学检测功能，不会占用面板面积，有利于窄边框或全面屏设计；并且，不用单独设置外部探测器件，可以节省成本。

可选地，在本发明实施例提供的上述像素电路中，如图2a和图3a所示，数据写入模块1，可以包括：第一薄膜晶体管t1；

第一薄膜晶体管t1的栅极与第一栅极信号端gate1相连，源极与数据信号端data相连，漏极与第一节点a相连。

具体地，在本发明实施例提供的上述像素电路中，第一薄膜晶体管t1在第一栅极信号端gate1的控制下处于导通状态时，将数据信号端data的数据信号提供给第一节点a。并且，如图2a所示，第一薄膜晶体管t1可以为p型晶体管，此时第一栅极信号端gate1加载低电平的有效脉冲信号时，第一薄膜晶体管t1处于导通状态。或者，如图3a所示，第一薄膜晶体管t1也可以为n型晶体管，在此不做限定，此时第一栅极信号端gate1加载高电平的有效脉冲信号时，第一薄膜晶体管t1处于导通状态。

可选地，在本发明实施例提供的上述像素电路中，数据写入模块1，还可以包括：第二薄膜晶体管t2；

第二薄膜晶体管t2的栅极与第二栅极信号端gate2相连，源极与数据信号端data相连，漏极与第一节点a相连；

第一薄膜晶体管t1为n型晶体管，第二薄膜晶体管t2为p型晶体管；或，第二薄膜晶体管t2为n型晶体管，第一薄膜晶体管t1为p型晶体管；

第二栅极信号端gate2和第一栅极信号端gate1提供相反的电信号。

具体地，在本发明实施例提供的上述像素电路中，第二薄膜晶体管t2在第二栅极信号端gate2的控制下处于导通状态时，将数据信号端data的数据信号提供给第一节点a。并且，如图3a所示，第二薄膜晶体管t2可以为p型晶体管，此时第二栅极信号端gate2加载低电平的有效脉冲信号时，第二薄膜晶体管t2处于导通状态。或者，如图2a所示，第二薄膜晶体管t2也可以为n型晶体管，在此不做限定，此时第二栅极信号端gate2加载高电平的有效脉冲信号时，第二薄膜晶体管t2处于导通状态。

具体地，在本发明实施例提供的上述像素电路中，在数据写入模块1中采用第一薄膜晶体管t1和第二薄膜晶体管t2可以构成cmos(complementarymetal-oxidesemiconductor，互补性金属氧化物半导体)。cmos由pmos和nmos管共同构成，由于nmos和pmos是互补的，因此叫互补型mos，即cmos。由于cmos中一对mos组成的门电路在瞬间要么pmos导通，要么nmos导通，要么都截止，所以比晶体管效率高得多，因此功耗很低。因此，数据写入模块1采用第一薄膜晶体管t1和第二薄膜晶体管t2构成的cmos结构，可以降低功耗，提高数据信号写入效率。

可选地，在本发明实施例提供的上述像素电路中，感光输出模块6，如图2a和图3a所示，可以包括：第三薄膜晶体管t3；

第三薄膜晶体管t3的栅极与第一栅极信号端gate1相连，源极与感光驱动模块5的输出端相连，漏极与读取信号端read相连；

如图3a所示，第一薄膜晶体管t1为n型晶体管，第三薄膜晶体管t3为n型晶体管；或，如图2a所示，第一薄膜晶体管t1为p型晶体管，第三薄膜晶体管t3为p型晶体管。

具体地，在本发明实施例提供的上述像素电路中，第三薄膜晶体管t3在第一栅极信号端gate1的控制下处于导通状态时，将感光驱动模块5输出的电信号传输至读取信号端read。并且，如图2a所示，第三薄膜晶体管t3可以为p型晶体管，此时第一栅极信号端gate1加载低电平的有效脉冲信号时，第三薄膜晶体管t3处于导通状态。或者，如图3a所示，第三薄膜晶体管t3也可以为n型晶体管，在此不做限定，此时第一栅极信号端gate1加载高电平的有效脉冲信号时，第三膜晶体管t3处于导通状态。

可选地，在本发明实施例提供的上述像素电路中，发光驱动模块2，如图2a和图3a所示，可以包括：第四薄膜晶体管t4、第一驱动晶体管dtft1和第一电容c1；其中，

第四薄膜晶体管t4的栅极与第一控制信号端em1相连，源极与第一参考信号端vdd相连，漏极与第一驱动晶体管dtft1的源极相连；

第一驱动晶体管dtft1的栅极与第一节点a相连，漏极与第二节点b相连；

第一电容c1与第一节点a相连。

具体地，在本发明实施例提供的上述像素电路中，第四薄膜晶体管t4在第一控制信号端em1的控制下处于导通状态时，将第一参考信号端vdd的第一参考信号提供给第一驱动晶体管dtft1的源极。并且，如图2a所示，第四薄膜晶体管t4可以为p型晶体管，此时第一控制信号端em1加载低电平的有效脉冲信号时，第四薄膜晶体管t4处于导通状态。或者，如图3a所示，第四薄膜晶体管t4也可以为n型晶体管，在此不做限定，此时第一控制信号端em1加载高电平的有效脉冲信号时，第四薄膜晶体管t4处于导通状态。

具体地，在本发明实施例提供的上述像素电路中，第一驱动晶体管dtft1在第一节点a的电位控制下，控制第一驱动晶体管dtft1的漏极输出电流量。并且，第一驱动晶体管dtft1可以为p型晶体管，此时第一节点a为低电位时，第一驱动晶体管dtft1处于导通状态。或者，如图2a至图3a所示，第一驱动晶体管dtft1也可以为n型晶体管，在此不做限定，此时第一节点a为高电位时，第一驱动晶体管dtft1处于导通状态。

具体地，在本发明实施例提供的上述像素电路中，第一电容c1用于保持第一节点a的电位，以保证第一驱动晶体管dtft1持续导通。

可选地，在本发明实施例提供的上述像素电路中，感光驱动模块5，如图2a和图3a所示，可以包括：第二驱动晶体管dtft2和第二电容c2；其中，

第二驱动晶体管dtft2的栅极与第三节点c相连，源极与第一参考信号端vdd相连，漏极与感光输出模块6的输入端相连；

第二电容c2与第三节点c相连。

具体地，在本发明实施例提供的上述像素电路中，第二驱动晶体管dtft2在第三节点c的电位控制下，控制第二驱动晶体管dtft2的漏极输出电流量。并且，如图2a至图3a所示，第二驱动晶体管dtft2可以为p型晶体管，此时第三节点c为低电位时，第二驱动晶体管dtft2处于导通状态。或者，第二驱动晶体管dtft2也可以为n型晶体管，在此不做限定，此时第三节点c为高电位时，第二驱动晶体管dtft2处于导通状态。

具体地，在本发明实施例提供的上述像素电路中，第二电容c2用于保持第三节点c的电位，以保证第二驱动晶体管dtft2持续导通。

具体地，在本发明实施例提供的上述像素电路中，发光驱动模块2中的第一驱动晶体管dtft1和感光驱动模块5中的第二驱动晶体管dtft2可以构成cmos结构，以降低功耗，提高发光驱动和感光驱动效率。

可选地，在本发明实施例提供的上述像素电路中，初始化模块4，如图2a和图3a所示，可以包括：第五薄膜晶体管t5；

第五薄膜晶体管t5的栅极与初始化信号端vint相连，源极与第二控制信号端em2相连，漏极与第三节点c相连。

具体地，在本发明实施例提供的上述像素电路中，第五薄膜晶体管t5在第二控制信号端em2的控制下处于导通状态时，将始化信号端vint的初始化信号提供给第三节点c。并且，如图3a所示，第五薄膜晶体管t5可以为p型晶体管，此时第二控制信号端em2加载低电平的有效脉冲信号时，第五薄膜晶体管t5处于导通状态。或者，如图2a所示，第五薄膜晶体管t5也可以为n型晶体管，在此不做限定，此时第二控制信号端em2加载高电平的有效脉冲信号时，第五薄膜晶体管t5处于导通状态。

可选地，在本发明实施例提供的上述像素电路中，如图4a所示，第一控制信号端em1和第二控制信号端em2可以为同一信号端，以便节省布线复杂程度；

第四薄膜晶体管t4可以为n型晶体管，第五薄膜晶体管t5可以为p型晶体管；在第一控制信号端em1和第二控制信号端em2加载高电平的有效脉冲信号时，第四薄膜晶体管t4处于导通状态，第五薄膜晶体管t5处于截止状态；在第一控制信号端em1和第二控制信号端em2加载低电平的有效脉冲信号时，第四薄膜晶体管t4处于截止状态，第五薄膜晶体管t5处于导通状态；

或者，如图4a所示，第五薄膜晶体管t5可以为n型晶体管，第四薄膜晶体管t4可以为p型晶体管；如图4b所示，在第一控制信号端em1和第二控制信号端em2加载低电平的有效脉冲信号时，第四薄膜晶体管t4处于导通状态，第五薄膜晶体管t5处于截止状态；在第一控制信号端em1和第二控制信号端em2加载高电平的有效脉冲信号时，第四薄膜晶体管t4处于截止状态，第五薄膜晶体管t5处于导通状态。

具体地，在本发明实施例提供的上述像素电路中，发光驱动模块2中的第四薄膜晶体管t4和初始化模块4中的第五薄膜晶体管t5可以构成cmos结构，以降低功耗，提高发光驱动和感光初始化效率。

或者，在本发明实施例提供的上述像素电路中，第一控制信号端em1和第二控制信号端em2也可以为不同的信号端，加载相同的控制信号或如图2a和图3b所示，加载不同的控制信号，在此不做限定。在第一控制信号端em1和第二控制信号端em2加载不同的控制信号时，可以保证在感光信号读取的时段，发光器件3不发光，以使此时感光器件7检测到的外部光亮度信息更加准确。

可选地，在本发明实施例提供的上述像素电路中，如图2a至图4a所示，还可以包括：与第五薄膜晶体管t5类型相同的第六薄膜晶体管t6；

第六薄膜晶体管t6的栅极与第二控制信号端em2相连，源极与公共信号端vcom相连，漏极与第二节点b相连。

具体地，在本发明实施例提供的上述像素电路中，第六薄膜晶体管t6在第二控制信号端em2的控制下处于导通状态时，将公共信号端vcom的公共电位信号提供给第二节点b，以对发光器件3的阳极电位进行重置，保证发光前第二节点b的电位固定，从而改善动态模糊(motionblur)问题。并且，如图3a所示，第六薄膜晶体管t6可以为p型晶体管，此时第二控制信号端em2加载低电平的有效脉冲信号时，第六薄膜晶体管t6处于导通状态。或者，如图2a所示，第六薄膜晶体管t6也可以为n型晶体管，在此不做限定，此时第二控制信号端em2加载高电平的有效脉冲信号时，第六薄膜晶体管t6处于导通状态。

具体地，在本发明实施例提供的上述像素电路中，感光输出模块6中的第三薄膜晶体管t3和第六薄膜晶体管t6可以构成cmos结构，以降低功耗，提高减小功耗。

以上仅是举例说明本发明实施例提供的上述像素电路中各模块的具体结构，在具体实施时，上述各模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

下面分别以图2a和图4a所示的像素电路的结构为例，结合电路时序图对本发明实施例提供的上述像素电路的工作过程进行描述。下述描述中以1表示高电位信号，以0表示低电位信号，其中，1和0代表逻辑电位，仅是为了更好的解释本发明实施例提供的上述像素电路的工作过程，而不是在具体实施时施加在各晶体管的栅极的电位。

实施例一

以图2a所示的像素电路的结构为例，第一参考信号端vdd为高电位，第二参考信号端vss为低电位，对应的输入输出时序图如图2b所示，具体地，主要选取图2b所示的输入输出时序图中的连续的第一时段、第二时段和第三时段进行描述。

在第一时段t1，即初始化时段，gate1＝1，gate2＝0，em1＝1，em2＝1。

由于gate1＝1，因此第一薄膜晶体管t1和第三薄膜晶体管t3处于截止状态，由于gate2＝0，因此第二薄膜晶体管t2处于截止状态，由于em1＝1，因此，第四薄膜晶体管t4处于截止状态。由于em2＝1，因此，第五薄膜晶体管t5处于导通状态，以将初始化信号端vint的初始化信号提供给第三节点c，对第三节点c的电位进行初始化；第六薄膜晶体管t6处于导通状态，以将公共信号端vcom的公共电位信号提供给第二节点b，重置发光器件3的阳极电位。

在第二时段t2，即数据写入和感光读取时段，gate1＝0，gate2＝1，em1＝1，em2＝0。

由于gate1＝0，因此第一薄膜晶体管t1和第三薄膜晶体管t3处于导通状态，由于gate2＝1，因此第二薄膜晶体管t2处于导通状态。由于em1＝1，因此，第四薄膜晶体管t4处于截止状态。由于em2＝0，因此，第五薄膜晶体管t5和第六薄膜晶体管t6处于截止状态。

导通的第一薄膜晶体管t1和第二薄膜晶体管t2将数据信号端data的数据信号写入第一节点a，由第一电容c1，保证一帧时间内的持续发光。当感光器件7被外部环境入射光照射时，光量子激发感光器件7的pn结上产生电子空穴对，使pn结电容上的电荷发生复合，导致第三节点c的电势下降，并存储在第二电容c2的两端，此时第三节点c的电位变化导致第二驱动晶体管dtft2的栅极电压变化，导致第二驱动晶体管dtft2的漏极电流发生变化，同时导通的第三薄膜晶体管t3将第二驱动晶体管dtft2的漏极电流提供至读取信号端read导出。根据导出的电流信号，将光信号转变为电信号后，可以最终实现此时检测外部光强度信息。根据此时得到的外部光强度信息，可以确认此时显示器件所在环境为高亮环境，还是低亮度环境，根据这种探测方式，实现显示器件实时调节转换。并且，由于第四薄膜晶体管t4处于截止状态，可以保证发光器件3不发光，使探测到的外部光强度信息更准确。

在第三时段t3，即发光时段，gate1＝1，gate2＝0，em1＝0，em2＝0。

由于gate1＝1，因此第一薄膜晶体管t1和第三薄膜晶体管t3处于截止状态，由于gate2＝0，因此第二薄膜晶体管t2处于截止状态，由于em1＝0，因此，第四薄膜晶体管t4处于导通状态，将第一参考信号端vdd的高电位第一参考信号提供至第一驱动晶体管dtft1的源极，第一驱动晶体管dtft1由源跟随器原理，在第一节点a的电位控制下，控制第二节点b的电位，以在发光器件3的阴极和阳极之间形成跨压，控制发光器件3的亮度。由于em2＝0，因此，第五薄膜晶体管t5和第六薄膜晶体管t6处于截止状态。

实施例二

以图4a所示的像素电路的结构为例，第一参考信号端vdd为高电位，第二参考信号端vss为低电位，对应的输入输出时序图如图4b所示，具体地，主要选取图4b所示的输入输出时序图中的连续的第一时段、第二时段和第三时段进行描述。

在第一时段t1，即初始化时段，gate1＝1，gate2＝0，em1＝em2＝1。

由于gate1＝1，因此第一薄膜晶体管t1和第三薄膜晶体管t3处于截止状态，由于gate2＝0，因此第二薄膜晶体管t2处于截止状态，由于em1＝em2＝1，因此，第四薄膜晶体管t4处于截止状态，第五薄膜晶体管t5处于导通状态，以将初始化信号端vint的初始化信号提供给第三节点c，对第三节点c的电位进行初始化；第六薄膜晶体管t6处于导通状态，以将公共信号端vcom的公共电位信号提供给第二节点b，重置发光器件3的阳极电位。

在第二时段t2，即数据写入和感光读取时段，gate1＝0，gate2＝1，em1＝em2＝0。

由于gate1＝0，因此第一薄膜晶体管t1和第三薄膜晶体管t3处于导通状态，由于gate2＝1，因此第二薄膜晶体管t2处于导通状态。由于em1＝em2＝0，因此，第四薄膜晶体管t4处于导通状态，第五薄膜晶体管t5和第六薄膜晶体管t6处于截止状态。

导通的第一薄膜晶体管t1和第二薄膜晶体管t2将数据信号端data的数据信号写入第一节点a，由第一电容c1，保证一帧时间内的持续发光。当感光器件7被外部环境入射光照射时，光量子激发感光器件7的pn结上产生电子空穴对，使pn结电容上的电荷发生复合，导致第三节点c的电势下降，并存储在第二电容c2的两端，此时第三节点c的电位变化导致第二驱动晶体管dtft2的栅极电压变化，导致第二驱动晶体管dtft2的漏极电流发生变化，同时导通的第三薄膜晶体管t3将第二驱动晶体管dtft2的漏极电流提供至读取信号端read导出。根据导出的电流信号，将光信号转变为电信号后，可以最终实现此时检测外部光强度信息。根据此时得到的外部光强度信息，可以确认此时显示器件所在环境为高亮环境，还是低亮度环境，根据这种探测方式，实现显示器件实时调节转换。

在第三时段t3，即发光时段，gate1＝1，gate2＝0，em1＝em2＝0。

由于gate1＝1，因此第一薄膜晶体管t1和第三薄膜晶体管t3处于截止状态，由于gate2＝0，因此第二薄膜晶体管t2处于截止状态，由于em1＝em2＝0，因此，第四薄膜晶体管t4处于导通状态，将第一参考信号端vdd的高电位第一参考信号提供至第一驱动晶体管dtft1的源极，第一驱动晶体管dtft1由源跟随器原理，在第一节点a的电位控制下，控制第二节点b的电位，以在发光器件3的阴极和阳极之间形成跨压，控制发光器件3的亮度；第五薄膜晶体管t5和第六薄膜晶体管t6处于截止状态。

基于同一发明构思，本发明实施例还提供了一种上述像素电路的驱动方法，包括：

在第一时段，初始化模块在第二控制信号端的控制下，将初始化信号端提供的初始化信号传输至第三节点；

在第二时段，数据写入模块在第一栅极信号端的控制下，将数据信号端提供的数据信号传输至第一节点；感光器件根据接收到的光照强度，控制第三节点的电位，感光驱动模块在第三节点的电位控制下，输出对应的电信号，感光输出模块在第一栅极信号端的控制下，将感光驱动模块输出的电信号传输至读取信号端；

在第三时段，发光驱动模块在第一节点的电位和第一控制信号端的控制下，驱动发光器件发光；

第一时段、第二时段和第三时段为顺序连接的时段。

可选地，在本发明实施例提供的上述驱动方法中，还可以包括：第一时段，第六薄膜晶体管在第二控制信号端的控制下，将公共信号端的公共电位信号提供至第二节点，以对发光器件的阳极进行重置，避免动态模糊。

基于同一发明构思，本发明实施例还提供了一种电致发光显示面板，包括多个发光像素，至少部分发光像素中包括本发明实施例提供的上述像素电路。具体地，包括本发明实施例提供的上述像素电路的发光像素可以位于显示区域(aa)的侧边，例如可以按照如图5a所示的像素排布方式设置该发光像素，也可以按照如图5b所示的周边区域分割方式设置该发光像素，在此不做限定。如图5a和图5b所示的填充区域为该发光像素，当然也可以设置在显示区域的其他位置，在此不做限定。

可选地，在本发明实施例提供的上述电致发光显示面板中，电致发光显示面板的衬底基板可以为硅晶片(wafer)。即电致发光显示面板可以为硅基oled。

硅基oled处于微电子技术和光电子技术的交叉点上，涉及的内容非常广泛，包括光电子学、微电子学、电子信息学和光学等领域，是一个涉及物理学、化学、材料学和电子学等多学科的研究领域。oled技术和cmos技术的结合，是光电子产业和微电子产业的交叉集成，促进了新一代的微型显示的发展，也推进了硅上有机电子，甚至是硅上分子电子的研究和发展。相比于dmd和lcos微显示器，硅基oled微显示器拥有非常优秀的显示特性。oled亮度高、色彩丰富、驱动电压低、响应速度快、功耗低，具有非常优秀的用户体验；且oled是一种全固态型器件，抗震性能好，工作温度范围宽(-40℃～85℃)，适合于军事和特殊应用；其亦属于自发光器件，不需要背光源，视角范围大，厚度薄，有利于减小系统体积，尤其适用于近眼显示系统。那么对应未来ar显示技术，其显示屏幕要求最核心的产品指标就是亮度，因为ar产品在不同的工作环境和场景下需要调节自身屏体亮度，来实现适宜人眼的感官体验，尤其是在户外直对太阳这种模式下，需要我们根据外界光强的变化，从而调节器件亮度。

传统oled模组是由tft背板和发光器件(el)两部分组成，其中tft背板实现的是补偿电路以及周边goa功能，el部分实现发光功能。传统的玻璃基ltps工艺想做高端的高亮高ppi方案很难(1500+以上)，所以只能够通过高速高迁移率的硅基oled显示器来实现。硅基oled是在icwafer上制作驱动部分，包括像素驱动和goa以及之前的ic驱动部分(全部集成到wafer上)，wafer制作完毕后，在形成阳极及后续的el部分，最后制作彩膜保护膜(cfcover)等。

基于同一发明构思，本发明实施例还提供了一种上述电致发光显示面板的驱动方法，包括：

通过读取感光驱动模块输出的电信号强度，确定感光器件接收到的外部光照强度；

根据外部光照强度，在高亮度和高对比度之间各发光像素的工作模式。

具体地，本发明实施例提供的上述电致发光显示面板的驱动方法，通过在正常显示过程中，实时的检测外界环境光亮度，合理选择特定模式下的gammacode，从而实现了硅基oled显示器件实时自动切换显示模式。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述电致发光显示面板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述电致发光显示面板的实施例，重复之处不再赘述。

本发明实施例提供的上述像素电路和电致发光显示面板、其驱动方法及显示装置，在像素电路中增加了初始化模块、感光驱动模块、感光输出模块和感光器件，在第二控制信号端的控制下，通过初始化模块将初始化信号端提供的初始化信号传输至第三节点，在第三节点的电位控制下，感光驱动模块输出对应的电信号，在第一栅极信号端的控制下，感光输出模块将感光驱动模块输出的电信号传输至读取信号端，可以在控制像素电路发光的同时，完成在像素电路内的外部环境亮度探测，实现自带屏内光学检测功能，便于显示屏根据检测到的外部环境亮度调整显示模式。在像素电路内部实现光学检测功能，不会占用面板面积，有利于窄边框或全面屏设计；并且，不用单独设置外部探测器件，可以节省成本。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。