栅极驱动器和包括该栅极驱动器的显示装置的制作方法

本发明涉及一种栅极驱动器和一种包括栅极驱动器的显示装置。

背景技术：

电致发光显示器根据发光层的材料分为无机电致发光显示器和有机电致发光显示器。有源矩阵有机发光二极管(oled)显示器包括自身能够发光的多个oled并且具有响应速度快、发光效率高、亮度高、视角宽等许多优点。

oled显示器包括布置成矩阵的像素并且根据图像数据的灰度级来调整像素的亮度。每个像素包括oled、驱动薄膜晶体管(tft)和开关tft，驱动tft根据驱动tft的栅极-源极电压来控制流入oled中的驱动电流，开关tft响应于扫描信号对驱动tft的栅极-源极电压进行编程。像素通过由oled发射的与驱动电流成比例的光的量来调整显示灰度级(或亮度)。每个像素可进一步包括发光tft，发光tft响应于发光信号而导通或截止并确定oled的发光时间。

oled显示器包括产生扫描信号的扫描驱动器和产生发光信号的发光驱动器。扫描驱动器和发光驱动器构成栅极驱动器。

扫描驱动器顺序地将扫描信号提供至第一栅极线。开关tft的栅极电极经由第一栅极线连接至扫描驱动器。发光驱动器顺序地将发光信号提供至第二栅极线。发光tft的栅极电极经由第二栅极线连接至发光驱动器。

发光驱动器可实现为包括多个级的栅极移位寄存器。每个级根据节点q的电压和节点qb的电压而输出栅极高电压或栅极低电压的发光信号。栅极高电压的发光信号是能够使发光tft截止的信号，栅极低电压的发光信号是能够使发光tft导通的信号。在节点q被去激活时输出栅极高电压的发光信号，在节点q被激活时输出栅极低电压的发光信号。

当输出栅极低电压的发光信号时，执行像素的初始化操作和发光操作。为了确保像素的操作稳定性，节点q必须在初始化时段和发光时段中保持激活状态。节点q的电压受到连接至节点q的内部元件的特性变化的影响。当连接至节点q的内部元件的电特性因包括温度、偏置电压、劣化等在内的各种因素而变化时，节点q的电压可能会摆动。此外，发光信号不保持在栅极低电压，而是可增加至高于栅极低电压的电压。在这种情况下，显示装置的可靠性可能会大大降低。

技术实现要素：

因此，本发明的一个目的是解决上述问题及其他问题，并提供一种能够确保发光驱动器的操作稳定性并且提高发光驱动器的可靠性的栅极驱动器以及包括该栅极驱动器的显示装置。

在一个方面，提供一种包括多个级的栅极驱动器，其中每个级包括：晶体管t1，所述晶体管t1用于将起始信号施加至节点q；晶体管tu，所述晶体管tu用于根据所述节点q的电压，将栅极低电压的发光信号输出至节点na；晶体管t5，所述晶体管t5用于控制节点qb的电压以使其反转为所述节点q的电压；晶体管td，所述晶体管td用于根据所述节点qb的电压，将比所述栅极低电压高的栅极高电压的发光信号输出至所述节点na；和晶体管tbv，所述晶体管tbv连接在所述晶体管t1与所述节点q之间，并用于使所述节点q的电压稳定。

在另一个方面，提供一种包括多个级的栅极驱动器，其中每个级包括：晶体管tu，所述晶体管tu连接在栅极低电压的输入端子与节点na之间，并用于根据节点q的电压而输出所述栅极低电压的发光信号；晶体管td，所述晶体管td连接在栅极高电压的输入端子与所述节点na之间，并用于根据节点qb的电压而输出所述栅极高电压的发光信号；和节点控制器，所述节点控制器用于基于相位比所述发光信号的相位早的起始信号、以及反相的第一时钟信号和第二时钟信号，来控制所述节点q的电压、所述节点qb的电压、和位于所述栅极低电压的输入端子与所述节点qb之间的节点q’的电压，其中在所述发光信号从所述栅极高电压反转为所述栅极低电压的一定时间段内，所述节点q的电压被保持在能够导通所述晶体管tu的栅极低电压。

在有一个方面，提供一种显示装置，包括：显示面板，所述显示面板包括连接至像素的栅极线；和栅极驱动器，所述栅极驱动器用于利用根据上述的级的输出来驱动所述栅极线。

附图说明

可被包括来给本发明提供进一步理解且并入本申请文件构成本申请文件一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的各种原理。

图1图解了根据本发明实施方式的显示装置。

图2图解了包括在图1所示的显示面板中的像素阵列。

图3示意性地图解了包括在图2所示的像素阵列中的像素电路。

图4图解了施加至图3所示的像素电路的栅极信号。

图5图解了包括在图1所示的栅极驱动器中的扫描驱动器和发光驱动器。

图6图解了包括在图5所示的发光驱动器中的栅极移位寄存器的配置。

图7图解了包括在图6所示的栅极移位寄存器中的级的配置。

图8图解了图7中所示的级的操作波形。

图9a至图9g图解了分别对应于图8中所示的时段①至⑦的级的操作状态。

具体实施方式

现在将详细参考本发明的各实施方式进行描述，这些实施方式的多个例子在附图中示出。然而，本发明不限于下面列出的实施方式，而是可以以各种形式实施。提供这些实施方式是为了更全面地描述本发明，并将本发明的范围充分传递给本发明所属领域的技术人员。本发明的具体特征可由权利要求书的范围限定。

为了描述本发明的实施方式而在附图中示出的形状、尺寸、比例、角度、数量等仅仅是示例性的，本发明并不限于此，除非另有规定。在整个说明书中，相似的参考数字表示相似的元件。在以下描述中，当对与本申请文件相关的某些功能或配置的详细描述可能会不必要地模糊本发明的主旨时，省略该详细描述。

在本发明中，当使用术语“包括”、“具有”、“包含”等时，可添加另外的部件，除非使用了“仅”。

在对组分进行说明时，即使没有单独描述，该组分被解释为包括误差裕度或误差范围。

在位置关系的描述中，当一个结构被描述为在另一结构“上或上方”、“下方或下面”或“旁边”时，该描述应被解释为包括两个结构彼此直接接触的情形以及第三结构设置在二者之间的情形。

术语“第一”、“第二”等可用于描述各种部件，但这些部件不受这些术语的限制。这些术语仅用于将一个部件与其他部件区分开。例如，在不背离本发明的范围的情况下，第一部件可被指定为第二部件，反之亦然。

在本文公开的各实施方式中，在显示面板的基板上的像素电路和栅极驱动器的每一个可实现为p型金属氧化物半导体场效应晶体管(mosfet)结构的晶体管。然而，各实施方式并不限于此。晶体管是包括栅极、源极和漏极在内的三电极元件。源极是用于向晶体管提供载流子的电极。晶体管内部的载流子从源极开始流动。漏极是载流子离开晶体管的电极。换句话说，mosfet中的载流子从源极流向漏极。在p型薄膜晶体管(tft)(或p型mosfet(pmos))的情形中，由于载流子为空穴，源极电压大于漏极电压，使得空穴可从源极流向漏极。在p型tft中，由于空穴从源极流向漏极，因此电流从源极流向漏极。应注意的是，mosfet的源极和漏极不是固定的。例如，mosfet的源极和漏极可随施加的电压而改变。因此，在本文公开的实施方式中，源极和漏极中的一个被称为第一电极，而另一个被称为第二电极。

用包括有机发光材料的有机发光二极管(oled)显示器作为显示装置的示例来描述以下实施方式。然而，应注意的是，本发明的技术构思不限于oled显示器。例如，本发明可应用于包括无机电致发光材料的无机电致发光显示器。

图1图解了根据本发明实施方式的显示装置。图2图解了包括在图1所示的显示面板中的像素阵列。图3示意性地图解了包括在图2所示的像素阵列中的像素电路。图4图解了施加至图3所示的像素电路的栅极信号。图5图解了包括在图1所示的栅极驱动器中的扫描驱动器和发光驱动器。

参照图1，根据本发明实施方式的显示装置包括显示面板100、时序控制器110、数据驱动器120、栅极驱动器130、和电平移位器150等。

如图2中所示，多条数据线14以及多条栅极线15a和15b设置成在显示面板100上彼此交叉。像素pxl分别在数据线14与栅极线15a和15b的交叉点处布置成矩阵以形成像素阵列。

显示面板100的像素阵列包括多条水平像素线l1至l4。彼此水平相邻并且共同连接至栅极线15a和15b的像素pxl设置在每一条水平像素线l1至l4上。在本文公开的实施方式中，每一条水平像素线l1至l4不是物理信号线，而是由一行水平相邻的像素pxl实现的像素块。像素阵列可包括向像素pxl提供高电位电源电压evdd的第一电源线17和向像素pxl提供基准电压vref的第二电源线16。此外，像素pxl可连接至低电位电源电压evss的输入端子。

如图2中所示，每一条栅极线可包括被提供有扫描信号scan的第一栅极线15a和被提供有发光信号em的第二栅极线15b。

每个像素pxl可以是用于实现各种颜色的红色像素、绿色像素、蓝色像素和白色像素的其中之一。红色像素、绿色像素、蓝色像素和白色像素可构成单元像素。由单元像素实现的颜色可根据红色像素、绿色像素、蓝色像素和白色像素的发光率来确定。每个像素pxl可连接至数据线14、第一栅极线15a、第二栅极线15b、第一电源线17、第二电源线16等。

如图3中所示，每个像素pxl可包括有机发光二极管oled、驱动薄膜晶体管(tft)dt、开关电路swc和发光tftet，驱动tftdt根据驱动tft的栅极-源极电压来控制流入oled中的驱动电流，开关电路swc对驱动tftdt的栅极-源极电压进行编程，发光tftet响应于发光信号em导通或截止并确定oled的发光时间。开关电路swc可包括多个开关tft、一个或多个电容器等。开关电路swc可根据产品的型号和规格进行各种修改。包括在每个像素pxl中的tft可实现为pmos低温多晶硅(ltps)tft，因而每个像素pxl能够通过pmosltpstft确保期望的响应特性。然而，实施方式并不限于此。例如，至少一个tft可实现为具有良好的截止电流(off-current)特性的nmos氧化物tft，并且其他tft可实现为具有良好的响应特性的pmosltpstft。

每个像素pxl可响应于图4中所示的栅极信号而被驱动。每个像素pxl可响应于图4中所示的扫描信号scan和发光信号em而执行初始化操作、编程操作和发光操作。在初始化时段a中，开关电路swc将像素电路的具体节点初始化为基准电压vref，并能够确保初始化操作的稳定性和可靠性。在编程时段b中，开关电路swc可基于数据电压vdata对驱动tftdt的栅极-源极电压进行编程，驱动tftdt的阈值电压可得到补偿。在发光时段c中，与栅极-源极电压相对应的驱动电流在驱动tftdt的源极和漏极之间流动，oled通过驱动电流发射光。

发光tftet可响应于发光信号em，在初始化时段a和发光时段c中导通，并且在编程时段b中截止。

在图4中，栅极导通电压是能够使tft导通的栅极信号的电压，栅极截止电压是能够使tft截止的栅极信号的电压。例如，pmos中的栅极导通电压是栅极低电压vgl，pmos中的栅极截止电压是比栅极低电压vgl高的栅极高电压vgh。

参照图1，数据驱动器120从时序控制器110接收图像数据data。数据驱动器120响应于从时序控制器110接收到的源极时序控制信号ddc，将图像数据data转换为伽马补偿电压，并产生数据电压vdata。数据驱动器120将数据电压vdata与扫描信号scan同步，并将数据电压vdata提供至显示面板100的数据线14。数据驱动器120可通过玻上芯片(cog)工艺或带式自动接合(tab)工艺连接至显示面板100的数据线14。

参照图1，电平移位器150将从时序控制器110接收到的栅极时序控制信号gdc的晶体管-晶体管逻辑(ttl)电平电压促使(boost)为能够驱动显示面板100的tft的栅极高电压vgh和栅极低电压vgl，并将它们提供至栅极驱动器130。栅极时序控制信号gdc可包括外部起始信号、时钟信号等。

参照图1，栅极驱动器130响应于从电平移位器150接收到的栅极时序控制信号gdc而运作，并且产生栅极信号。栅极驱动器130顺序地将栅极信号提供至栅极线。栅极驱动器130可利用面板内栅极驱动器(gip)方式直接形成在显示面板100的下基板上。栅极驱动器130形成在显示面板100的屏幕外侧的非显示区域(即，边框区域bz)中。在gip方式中，电平移位器150可与时序控制器110一起安装在印刷电路板(pcb)140上。

如图5中所示，栅极驱动器130以双排结构(doublebankstructure)设置在显示面板100的相对两侧上，并且能够减少由负载变化导致的信号失真。栅极驱动器130包括产生扫描信号scan的扫描驱动器131和产生发光信号em的发光驱动器132。

扫描驱动器131可以以线依次方式(linesequentialmanner)将扫描信号scan提供至第一栅极线15a(1)至15a(n)。发光驱动器132可以以线依次方式将发光信号em提供至第二栅极线15b(1)至15b(n)。发光驱动器132可实现为包括多个级的栅极移位寄存器。发光驱动器132的每个级可实现为如图6至9g中所示，以确保操作的稳定性和可靠性。

参照图1，时序控制器110可通过已知的各种接口方式连接至外部主机系统(未示出)。时序控制器110从主机系统接收图像数据data。时序控制器110可校正图像数据data，然后将校正后的图像数据data传输至数据驱动器120，从而补偿由各像素pxl的电特性之间的差异引起的亮度变化。

时序控制器110从主机系统接收诸如垂直同步信号vsync、水平同步信号hsync、数据使能信号de和主时钟mclk之类的时序信号。时序控制器110可基于时序信号产生栅极时序控制信号gdc和源极时序控制信号ddc。

图6图解了包括在图5所示的发光驱动器中的栅极移位寄存器的配置。

参照图6，根据本发明实施方式的发光驱动器132可实现为包括多个级st1至st4，……的栅极移位寄存器。级st1至st4，……可以是以gip方式形成的gip元件。

级st1至st4，……的操作响应于起始信号被依次激活，并输出发光信号em(1)至em(4)，……。最上部级st1的操作响应于外部起始信号evst被激活，最上部级st1下方的第二最上部级st2至最下部级的操作响应于在前级(precedingstage)的发光信号被激活。在前级的发光信号被用作内部起始信号，并且是进位信号cry。在本文公开的实施方式中，“在前级”是比参考级更早被激活的级，并且产生一发光信号，其相位比从参考级输出的发光信号的相位早。

级st1至st4，……从电平移位器150接收外部起始信号evst、第一时钟信号eclk1和第二时钟信号eclk2，以便输出发光信号em(1)至em(4)，……外部起始信号evst、第一时钟信号eclk1和第二时钟信号eclk2可在栅极高电压vgh和栅极低电压vgl之间摆动。

外部起始信号evst被输入至最上部级st1，第一时钟信号eclk1和第二时钟信号eclk2被输入至所有的级st1至st4，……第一时钟信号eclk1和第二时钟信号eclk2处于反相或异相。因此，第一时钟信号eclk1和第二时钟信号eclk2在奇数级中的输入位置可被设置为与在偶数级中的输入位置相反，以便正常地操作级联连接的每个级。例如，当第一时钟信号eclk1被输入至奇数级的第一端子且第二时钟信号eclk2被输入至奇数级的第二端子时，第一时钟信号eclk1可被输入至偶数级的第二端子且第二时钟信号eclk2可被输入至偶数级的第一端子。

级st1至st4，……的每一个响应于在每一帧中施加至起始端子的起始信号来激活节点q的操作。在本文公开的实施方式中，节点被激活的事实表明，栅极低电压vgl或对应于栅极低电压vgl的电压被施加至节点。此外，节点被去激活的事实表明，栅极高电压vgh或对应于栅极高电压vgh的电压被施加至节点。

级st1至st4，……的每一个从外部电源单元(未示出)接收栅极高电压vgh和栅极低电压vgl。例如，栅极高电压vgh可被设定为20v至30v，栅极低电压vgl可被设定为-10v至0v。然而，实施方式并不限于此。

图7图解了包括在图6所示的栅极移位寄存器中的最上部级st1的配置。

除最上部级st1以外的其余奇数级的配置与最上部级st1的配置基板上相同，不同之处在于：它们接收内部起始信号cry，而不是外部起始信号evst，并且各自输出相应的发光信号。此外，偶数级的配置与最上部级st1的配置基本上相同，不同之处在于：它们接收内部起始信号cry来代替外部起始信号evst，接收第二时钟信号eclk2来代替第一时钟信号eclk1，接收第一时钟信号eclk1来代替第二时钟信号eclk2，并且各自输出相应的发光信号。

参照图7，当节点q被去激活至栅极高电压vgh且节点qb被激活至栅极低电压vgl时，级st1输出栅极高电压vgh的发光信号em(1)。此外，当节点q被激活至栅极低电压vgl且节点qb被去激活至栅极高电压vgh时，级st1输出栅极低电压vgl的发光信号em(1)。

为此，级st1可包括：将栅极低电压vgl的发光信号em(1)输出至节点na的晶体管tu；将栅极高电压vgh的发光信号em(1)输出至节点na的晶体管td；以及控制节点q、q’和qb的电压的节点控制器ncp。

晶体管tu是根据节点q的电压来控制其操作的输出缓存器。当节点q被去激活至栅极高电压vgh时，晶体管tu截止，并且当节点q被激活至栅极低电压vgl时，晶体管tu导通。晶体管tu的栅极电极连接至节点q，晶体管tu的第一电极连接至节点na，晶体管tu的第二电极连接至栅极低电压vgl的输入端子。

晶体管td是根据节点qb的电压来控制其操作的输出缓存器。当节点qb被去激活至栅极高电压vgh时，晶体管td截止，并且当节点qb被激活至栅极低电压vgl时，晶体管td导通。晶体管td的栅极电极连接至节点qb，晶体管td的第一电极连接至栅极高电压vgh的输入端子，晶体管td的第二电极连接至节点na。

节点控制器ncp基于相位比发光信号em(1)的相位早的外部起始信号evst、反相的第一时钟信号eclk1和第二时钟信号eclk2、栅极低电压vgl和栅极高电压vgh，来控制节点q的电压、节点qb的电压、和位于栅极低电压vgl的输入端子与节点qb之间的节点q’的电压。

节点控制器ncp控制节点q的电压和节点qb的电压，使其在一个帧中不包括初始时间(例如图8的时段②)的其余时间反转。例如，对于其余时间，当节点q的电压为栅极高电压vgh时，节点qb的电压可为栅极低电压vgl。相反，当节点q的电压为栅极低电压vgl时，节点qb的电压可为栅极高电压vgh。

节点q的电压受到包括在节点控制器ncp中的内部元件的特性变化的影响。当内部元件的电特性因包括温度、偏置电压、劣化等在内的各种因素而变化时，节点q的电压可能会在一定的时间段(例如，包括图8的时段⑥和⑦)内摆动。此外，发光信号em(1)不保持在栅极低电压vgl，并且可增加至高于栅极低电压vgl的电压电平。甚至当节点qb的电压在预定时间(例如，包括图8的时段③、④和⑤)内摆动时，发光信号em(1)也不保持在栅极高电压vgh，并且可减小至低于栅极高电压vgh的电压电平。在这种情况下，显示装置的可靠性可能会大大降低。

节点控制器ncp包括多个稳定配置，使节点q和节点qb的电压稳定。

节点控制器ncp包括晶体管tbv和晶体管t2以及电容器cq的连接配置的至少之一，从而简化级的电路配置，并在一定的时间段内稳定节点q的电压。通过以上稳定配置，节点控制器ncp可在发光信号em(1)从栅极高电压vgh反转为栅极低电压vgl的一定的时间段内将节点q的电压保持在能够导通晶体管tu的栅极低电压vgl。此外，在一定的时间段内，节点控制器ncp可将节点qb的电压保持在能够使晶体管td截止的栅极高电压vgh并且可使节点q’的电压与第二时钟信号eclk2同步地在栅极低电压vgl和栅极高电压vgh之间摆动。因此，能够确保级st1的操作稳定性和操作可靠性。

节点控制器ncp包括电容器cqb，从而在预定时间内稳定节点qb的电压。因此，能够进一步提高级st1的操作可靠性。

更具体地说，节点控制器ncp可包括多个晶体管t1至t6和tbv以及多个电容器cq、cq’和cqb。

多个晶体管t1至t6的每一个可设计成双栅结构，以抑制晶体管截止时的漏电流。在双栅结构中，晶体管的第一栅极电极和第二栅极电极彼此连接，因而它们具有相同的电压电平。双栅结构的沟道长度比单栅结构的沟道长度长。由于沟道长度的增加使得电阻增加，因此当晶体管截止时漏电流减小。因此，能够确保操作稳定性。

晶体管t1、晶体管tbv和电容器cq是控制节点q的电压的元件。

晶体管t1响应于第二时钟信号eclk2，将外部起始信号evst施加至节点q。晶体管t1的栅极电极连接至第二时钟信号eclk2的输入端子。晶体管t1的第一电极连接至输入外部起始信号evst的起始端子，晶体管t1的第二电极连接至晶体管tbv的一个电极。

晶体管tbv连接在晶体管t1和节点q之间并在一定的时间段内将节点q的电压稳定在栅极低电压vgl，从而防止发光信号em(1)的失真。为此，电容器c1设置在晶体管tbv的栅极电极和节点q之间，以稳定节点q的电压。晶体管tbv的栅极电极连接至栅极低电压vgl的输入端子。晶体管tbv的第一电极连接至晶体管t1，晶体管tbv的第二电极连接至节点q。

晶体管tbv连接在晶体管t1和节点q之间并防止击穿现象，从而保护gip元件。如果晶体管t1直接连接至节点q，则晶体管t1的源极-漏极电压可随节点q的电压变化而增加，施加至晶体管t1的负载可能会增加。然而，根据本发明实施方式的晶体管tbv能够减少节点q对晶体管t1施加的影响，从而保护晶体管t1。

电容器cq连接在节点q和节点na之间。电容器cq将节点q耦接至节点na(发光信号em(1)输出到节点na)，从而稳定节点q的电压。

晶体管t2、晶体管t3、晶体管t4和电容器cq’是控制节点q’的电压的元件。

晶体管t2响应于外部起始信号evst，将第二时钟信号eclk2施加至节点q’。晶体管t2的栅极电极连接至输入外部起始信号evst的起始端子。晶体管t2的第一电极连接至第二时钟信号eclk2的输入端子，晶体管t2的第二电极连接至节点q’。

晶体管t3响应于第二时钟信号eclk2，将栅极低电压vgl施加至节点q’。晶体管t3的栅极电极连接至第二时钟信号eclk2的输入端子。晶体管t3的第一电极连接至栅极低电压vgl的输入端子，晶体管t3的第二电极连接至节点q’。

晶体管t4根据节点q’的电压，将第一时钟信号eclk1施加至节点nb。晶体管t4的栅极电极连接至节点q’。晶体管t4的第一电极连接至第一时钟信号eclk1的输入端子，晶体管t4的第二电极连接至节点nb。

电容器cq’连接在节点q’和节点nb之间。电容器cq’响应于第一时钟信号eclk1，将节点q’的电压自举至小于栅极低电压vgl的电压。

晶体管t5、晶体管t6、和电容器cqb是控制节点qb的电压的元件。

晶体管t5以二极管方式连接在节点nb和节点qb之间。当节点q’被自举时，晶体管t5导通，因而将节点qb的电压降低至栅极低电压vgl。由于节点q’的自举使得节点nb的电压可以稳定且快速地降低至栅极低电压vgl，因此确保了晶体管t5的操作稳定性。晶体管t5的栅极电极和第一电极连接至节点nb，晶体管t5的第二电极连接至节点qb。

晶体管t6根据节点q的电压，控制在栅极高电压vgh的输入端子与节点qb之间流动的电流。当节点q被激活至栅极低电压vgl时，晶体管t6将节点qb连接至栅极高电压vgh的输入端子，并将节点qb去激活至栅极高电压vgh。

电容器cqb连接在节点qb和至栅极高电压vgh的输入端子之间。当节点qb耦接至栅极高电压vgh的输入端子时，即使节点qb浮置，也可稳定地保持节点qb的电压。

图8图解了图7中所示的级的操作波形。图9a至图9g图解了分别对应于图8中所示的时段①至⑦的级的操作状态。

参照图8和图9a，在时段①中，外部起始信号evst以栅极低电压vgl输入，第一时钟信号eclk1和第二时钟信号eclk2以栅极高电压vgh输入。

在时段①中，晶体管t2响应于栅极低电压vgl的外部起始信号evst导通，晶体管t1和t3响应于栅极高电压vgh的第二时钟信号eclk2截止。

在时段①中，节点q因晶体管t1的截止而浮置。然而，节点q的电压通过耦接至晶体管tbv的栅极电极的电容器c1和耦接至节点na的电容器cq而稳定。节点q被激活至栅极低电压vgl。晶体管t6和tu响应于激活的节点q而导通。

在时段①中，节点q’被经由晶体管t2施加的第二时钟信号eclk2去激活至栅极高电压vgh。晶体管t4响应于去激活的节点q’而截止。在这种情况下，节点nb保持在栅极高电压vgh，因而晶体管t5截止。

在时段①中，节点qb被经由晶体管t6施加的栅极高电压vgh去激活。晶体管td响应于去激活的节点qb而截止。

结果，在时段①中，栅极低电压vgl的发光信号em(1)经由晶体管tu被输出至节点na。

参照图8和图9b，在时段②中，外部起始信号evst和第一时钟信号eclk1以栅极高电压vgh输入，第二时钟信号eclk2以栅极低电压vgl输入。

在时段②中，晶体管t2响应于栅极高电压vgh的外部起始信号evst截止，晶体管t5响应于栅极高电压vgh的第一时钟信号eclk1截止。此外，晶体管t1和t3响应于栅极低电压vgl的第二时钟信号eclk2导通。

在时段②中，节点q被经由晶体管t1施加的外部起始信号evst去激活至栅极高电压vgh。晶体管t6和tu响应于去激活的节点q而截止。

在时段②中，节点q’被经由晶体管t3施加的栅极低电压vgl激活。晶体管t4响应于激活的节点q’而导通。节点nb的电压是通过晶体管t4施加的第一时钟信号eclk1的栅极高电压vgh。晶体管t5因栅极高电压vgh的节点nb而截止。

在时段②中，节点qb因晶体管t6的截止而浮置。然而，节点qb的电压因电容器cqb而保持在时段①的栅极高电压vgh。晶体管td响应于栅极高电压vgh的节点qb而截止。

在时段②中，节点na因晶体管tu和td的截止而浮置。然而，节点na的电压因电容器cq而保持在时段①的栅极低电压vgl。换句话说，在时段②中，发光信号em(1)保持在栅极低电压vgl。

参照图8和图9c，在时段③中，外部起始信号evst和第二时钟信号eclk2以栅极高电压vgh输入，第一时钟信号eclk1以栅极低电压vgl输入。

在时段③中，晶体管t2响应于栅极高电压vgh的外部起始信号evst截止，晶体管t5响应于栅极低电压vgl的第一时钟信号eclk1导通。此外，晶体管t1和t3响应于栅极高电压vgh的第二时钟信号eclk2截止。

在时段③中，节点q因晶体管t1的截止而浮置。此外，节点q保持在时段②的栅极高电压vgh并被去激活。晶体管t6和tu响应于去激活的节点q而截止。

在时段③中，节点nb的电压降低至经由晶体管t4施加的第一时钟信号eclk1的栅极低电压vgl。在这种情况下，由于节点q’浮置且经由电容器cq’耦接至节点nb，因此节点q’的电压因节点nb的电压下降而下降。换句话说，节点q’的电压从时段②的栅极低电压vgl自举至小于栅极低电压vgl的电压vgl’，并保持激活状态。晶体管t4响应于激活状态的节点q’而导通，并且节点nb的电压迅速稳定至栅极低电压vgl。晶体管t5响应于栅极低电压vgl的节点nb而被稳定地导通。当晶体管t5被稳定地导通时，节点qb随第一时钟信号eclk1的电压变化得以稳定。

在时段③中，节点qb被激活至经由晶体管t4和t5施加的第一时钟信号eclk1的栅极低电压vgl。晶体管td响应于激活的节点qb而导通。

结果，在时段③中，栅极高电压vgh的发光信号em(1)经由晶体管td被输出至节点na。即，发光信号em(1)被反转成栅极高电压vgh。

参照图8和图9d，在时段④中，外部起始信号evst和第一时钟信号eclk1以栅极高电压vgh输入，第二时钟信号eclk2以栅极低电压vgl输入。

在时段④中，晶体管t2响应于栅极高电压vgh的外部起始信号evst截止，晶体管t5响应于栅极高电压vgh的第一时钟信号eclk1截止。此外，晶体管t1和t3响应于栅极低电压vgl的第二时钟信号eclk2导通。

在时段④中，节点q被去激活至经由晶体管t1施加的外部起始信号evst的栅极高电压vgh。晶体管t6和tu响应于去激活的节点q而截止。

在时段④中，节点q’的电压通过经由晶体管t3施加的栅极低电压vgl而从自举电压vgl’增加至栅极低电压vgl。晶体管t4响应于栅极低电压vgl的节点q’而保持在导通状态。节点nb的电压是经由晶体管t4施加的第一时钟信号eclk1的栅极高电压vgh。晶体管t5因栅极高电压vgh的节点nb而截止。

在时段④中，节点qb因晶体管t6的截止而浮置。然而，节点qb的电压因电容器cqb而保持在时段③的栅极低电压vgl。晶体管td响应于栅极低电压vgl的节点qb而导通。

结果，在时段④中，栅极高电压vgh的发光信号em(1)经由晶体管td被输出至节点na。即，发光信号em(1)保持在栅极高电压vgh。

时段①至④中的级的操作概述于下表1中。

[表1]

随后，参照图8和图9e，在时段⑤中，外部起始信号evst和第一时钟信号eclk1以栅极低电压vgl输入，第二时钟信号eclk2以栅极高电压vgh输入。

在时段⑤中，晶体管t2响应于栅极低电压vgl的外部起始信号evst导通，晶体管t1和t3响应于栅极高电压vgh的第二时钟信号eclk2截止。

在时段⑤中，节点q因晶体管t1的截止而浮置。此外，节点q的电压保持在时段④的栅极高电压vgh并被去激活。晶体管t6和tu响应于去激活的节点q而截止。

在时段⑤中，节点q’被经由晶体管t2施加的第二时钟信号eclk2去激活至栅极高电压vgh。晶体管t4响应于去激活的节点q’而截止。此外，节点nb的电压因晶体管t4的截止而保持在时段④的栅极高电压vgh。晶体管t5响应于栅极高电压vgh的节点nb而截止。

在时段⑤中，节点qb因晶体管t6的截止而浮置。然而，节点qb的电压因电容器cqb而保持在时段④的栅极低电压vgl。晶体管td响应于栅极低电压vgl的节点qb而导通。

结果，在时段⑤中，栅极高电压vgh的发光信号em(1)经由晶体管td被输出至节点na。即，发光信号em(1)保持在栅极高电压vgh。

参照图8和图9f，在时段⑥中，外部起始信号evst和第二时钟信号eclk2以栅极低电压vgl输入，第一时钟信号eclk1以栅极高电压vgh输入。

在时段⑥中，晶体管t2响应于栅极低电压vgl的外部起始信号evst导通，晶体管t5响应于栅极高电压vgh的第一时钟信号eclk1截止。此外，晶体管t1和t3响应于栅极低电压vgl的第二时钟信号eclk2导通。

在时段⑥中，节点q被经由晶体管t1施加的外部起始信号evst激活至栅极低电压vgl。晶体管t6和tu响应于激活的节点q而导通。

在时段⑥中，节点q’被经由晶体管t2施加的第二时钟信号eclk2和经由晶体管t3施加的栅极低电压vgl激活至栅极低电压vgl。晶体管t4响应于激活的节点q’而导通。节点nb的电压是通过晶体管t4施加的第一时钟信号eclk1的栅极高电压vgh。晶体管t5因栅极高电压vgh的节点nb而截止。

在时段⑥中，节点qb被经由晶体管t6施加的栅极高电压vgh去激活。晶体管td响应于去激活的节点qb而截止。

结果，在时段⑥中，栅极低电压vgl的发光信号em(1)经由晶体管tu被输出至节点na。即，发光信号em(1)被反转成栅极低电压vgl。

参照图8和图9g，在时段⑦中，外部起始信号evst和第一时钟信号eclk1以栅极低电压vgl输入，第二时钟信号eclk2以栅极高电压vgh输入。

在时段⑦中，晶体管t2响应于栅极低电压vgl的外部起始信号evst导通，晶体管t1和t3响应于栅极高电压vgh的第二时钟信号eclk2截止。

在时段⑦中，节点q因晶体管t1的截止而浮置。此外，节点q的电压保持在时段⑥的栅极低电压vgl并被激活。晶体管t6和tu响应于激活的节点q而导通。

在时段⑦中，节点q’被经由晶体管t2施加的第二时钟信号eclk2去激活至栅极高电压vgh。晶体管t4响应于去激活的节点q’而截止。此外，节点nb的电压因晶体管t4的截止而保持在时段⑥的栅极高电压vgh。晶体管t5响应于栅极高电压vgh的节点nb而截止。

在时段⑦中，节点qb被经由晶体管t6施加的栅极高电压vgh去激活。晶体管td响应于去激活的节点qb而截止。

结果，在时段⑦中，栅极低电压vgl的发光信号em(1)经由晶体管tu被输出至节点na。即，发光信号em(1)保持在时段⑥的栅极低电压vgl。

时段⑤至⑦中的级的操作概述于下表2中。

[表2]

如图8中所示，在一个帧周期段内，所述级在除时段①至⑦之外的剩余时间内重复地执行时段⑥的操作和时段⑦的操作。

如上所述，本发明的实施方式通过确保发光驱动器的操作稳定性而大大提高了显示装置的可靠性。

尽管已参考本发明的多个示例性实施方式对实施方式进行了描述，但所属领域技术人员可以设计出落入本发明的原理范围内的众多其他的修改及实施方式。具体地说，在本说明书、附图以及所附权利要求书的范围内，关于主题组合布置的组成部分和/或配置的各种变化和修改都是可能的。除了组成部分和/或配置的变化和修改之外，对所属领域技术人员来说，替换使用也将是显而易见的。