显示面板的制作方法

本申请涉及显示技术领域，特别是涉及一种显示面板。

背景技术：

随着显示技术的发展，全球显示行业保持平稳增长，屏幕大尺寸趋势带动着产业发展。在中大尺寸的显示面板中，一般会有两颗以上栅极驱动芯片进行栅极驱动。为了节约成本，各栅极驱动芯片的驱动控制电路通常制作在一个控制电路板上。控制电路板与栅极驱动芯片之间以及各栅极驱动芯片相互之间均通过基板走线连接。控制电路板对各栅极驱动芯片的控制信号由基板走线进行传输。

但是，由于两颗栅极驱动芯片之间的基板走线具有电阻。这样就会导致后一颗栅极驱动芯片收到的控制信号与前一颗收到的控制信号由于rc延迟而具有时序差异，进而导致各栅极驱动芯片不能按照应有的时序进行输出。

技术实现要素：

基于此，有必要针对上述技术问题，提供一种能够改善各栅极驱动芯片接收控制信号的时序差异性。

一种显示面板，包括：

控制电路板，用于输出栅极控制信号；

栅极驱动芯片，用于接收所述栅极控制信号；所述栅极驱动芯片的数量为n，n为不小于2的正整数；

阵列基板，包括基板走线以及衬底基板；所述基板走线电连接所述控制电路板与所述栅极驱动芯片，用于传输所述栅极控制信号；所述衬底基板包括顶面与底面，所述顶面朝向所述显示面板的出光侧，所述底面背离所述显示面板的出光侧；

所述衬底基板的顶面与底面均形成有传输所述栅极控制信号的基板走线，以使得至少两个所述栅极驱动芯片与所述控制电路板之间的所述基板走线的总阻值之比为预定比值。

在其中一个实施例中，

所述预定比值的范围为0.9～1.1。

在其中一个实施例中，

所述基板走线包括第一基板走线与第二基板走线，所述第一基板走线与所述第二基板走线均具有相互电连接的绑定区与主体区；

所述第一基板走线的所述绑定区与所述主体区都位于所述衬底基板的顶面；

所述第二基板走线的所述绑定区位于所述衬底基板的顶面，所述第二基板走线的所述主体区位于所述衬底基板的底面；

在n个所述栅极驱动芯片中，其中一个所述栅极驱动芯片与所述控制电路板之间的基板走线为所述第一基板走线，另一个所述栅极驱动芯片与所述控制电路板之间的基板走线为所述第二基板走线。

在其中一个实施例中，

所述n个所述栅极驱动芯片位于所述阵列基板一侧，并沿着该侧阵列基板的延伸方向，由靠近所述控制电路板至远离所述控制电路板依次排列；

前n-1个所述栅极驱动芯片中，一个所述栅极驱动芯片通过一条相应的所述第二基板走线与所述控制电路板电连接；

第n个所述栅极驱动芯片与所述控制电路板之间的基板走线具有所述第一基板走线。

在其中一个实施例中，

前n-1个所述栅极驱动芯片电连接的n-1条所述第二基板走线具有公共端部，所述公共端部与所述控制电路板电连接。

在其中一个实施例中，所述公共端部在所述衬底基板的底面分为n-1条所述第二基板走线。

在其中一个实施例中，任意两个所述栅极驱动芯片与所述控制电路板之间的所述基板走线的长度之比均为所述预定比值。

在其中一个实施例中，

n>2，所述显示面板还包括n-2个绝缘层，所述绝缘层位于所述衬底基板的底面一侧；

当n等于3时，所述衬底基板的顶面、所述绝缘层与所述衬底基板之间、所述绝缘层的背离所述衬底基板的一面共同形成有3层所述基板走线；

当n大于3时，所述衬底基板的顶面、所述绝缘层与所述衬底基板之间、各所述绝缘层之间以及距离所述衬底基板最远的所述绝缘层的背离所述衬底基板的一面共同形成有n层所述基板走线；

n个所述栅极驱动芯片电连接n层所述基板走线；一个所述栅极驱动芯片对应电连接一层所述基板走线。

一种显示面板，包括：

控制电路板，用于输出栅极控制信号；

n个栅极驱动芯片，所述栅极驱动芯片用于接收所述栅极控制信号，n为不小于2的正整数；

阵列基板，包括基板走线以及衬底基板；所述基板走线电连接所述控制电路板与所述栅极驱动芯片，用于传输所述栅极控制信号，所述基板走线具有相互电连接的绑定区与主体区；所述衬底基板具有顶面与底面，所述顶面朝向所述显示面板的出光侧，所述底面背离所述显示面板的出光侧；

对于前n-1个所述栅极驱动芯片电连接的所述基板走线，所述绑定区位于所述衬底基板的顶面，所述主体区位于所述衬底基板的底面；并且前n-1个所述栅极驱动芯片电连接的所述基板走线在所述衬底基板的底面分为n-1条，其中一条所述基板走线对应电连接一个所述栅极驱动芯片；

对于第n个所述栅极驱动芯片电连接的所述基板走线，所述绑定区与所述主体区都位于所述衬底基板的顶面；

任意两个所述栅极驱动芯片与所述控制电路板之间的所述基板走线的总阻值度之比为0.9～1.1。

在一个实施例中，各所述基板走线的宽度、厚度以及材料相同，任意两个所述栅极驱动芯片与所述控制电路板之间的所述基板走线的总长度之比为0.9～1.1。

上述显示面板，通过将至少两个栅极驱动芯片与控制电路板之间的基板走线的阻值之比可以根据需求设计成相等的接近相等，进而至少改善了两个栅极驱动芯片之间的时序差异，提高了显示面板显示准确性。

附图说明

图1-图2为一个实施例中的显示面板的不同栅极驱动芯片的走线连接示意图；

图3-图4为一个实施例中的显示面板的不同位置剖面图；

图5为本申请实施例中的基板走线的形状示意图；

图6为一个实施例中的衬底基板的底面的基板走线的分布示意图；

图7为另一个实施例中的显示面板的剖面图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

本申请提供的显示面板可以应用于电脑、电视以及其他显示器等显示装置。其显示类型可以但并不限于为液晶显示，其也可以为有机发光显示等。

在一个实施例中，参考图1以及图2，提供了一种显示面板，包括控制电路板100、栅极驱动芯片210、阵列基板300。

控制电路板100可以为组装印刷电路板(printedcircuitboard+assembly，pcba)。控制电路板100用于输出栅极控制信号，其可以控制栅极驱动芯片210在何时进行输出，即控制栅极驱动芯片210的输出时序。

栅极驱动芯片210用于接收栅极控制信号，并根据接收到的栅极控制信号输出栅极驱动信号，以控制显示面板上的子像素打开显示。栅极驱动芯片210的数量为n，n为不小于2的正整数。栅极驱动芯片210通常位于栅极驱动单元200内。栅极驱动单元200具体可以为覆晶薄膜(cof)，其内除了具有栅极驱动芯片210以外，还可以具有单元走线220。一部分单元走线220电连接同一栅极驱动单元200内的栅极驱动芯片210。

阵列基板300包括基板走线310以及衬底基板320。基板走线310电连接控制电路板100与栅极驱动芯片210，用于传输控制电路板100输出的栅极控制信号。实际应用中，一个栅极驱动芯片210通常要控制多行子像素开闭。

衬底基板320可以为玻璃基板等，参考图3以及图4，其具有顶面321与底面322，顶面朝向显示面板的出光侧，底面背离显示面板的出光侧。衬底基板320的顶面321与底面322均形成有传输栅极控制信号的基板走线310。衬底基板320的顶面321与底面322同时设有基板走线310，可以通过顶面321与底面322的基板走线310的相互协调，使得至少两个栅极驱动芯片210与控制电路板100之间的基板走线310的总阻值之比为预定比值。

当两个栅极驱动芯片210与控制电路板100之间的基板走线310的总阻值之比为预定比值时，该两个栅极驱动芯片210与控制电路板100之间的基板走线310可以分别位于衬底基板320的顶面321与底面322；或者，该两个栅极驱动芯片210与控制电路板100之间的基板走线310均可以既具有位于衬底基板320的顶面321的部分，又有位于衬底基板320的底面322的部分；或者二者中的一个位于衬底基板320的一面(顶面321与底面322)，另一个既具有位于衬底基板320的顶面321的部分，又有位于衬底基板320的底面322的部分。

本申请实施例将与两个栅极驱动芯片210电连接的基板走线310分为在衬底基板320顶面321的一层的基板走线310与在衬底基板320底面322的一层的基板走线310。此时，进一步设置两个栅极驱动芯片210与控制电路板100之间的基板走线310的阻值之比为为预定比值(该“预定比值”为使得两个栅极驱动芯片210与控制电路板100之间的基板走线310的总阻值相等或接近相等的一个比值，具体可根据产品实际需求进行设计)。此时，两个栅极驱动芯片210与控制电路板100之间的基板走线310的阻值接近，进而可以至少改善了两个栅极驱动芯片之间的时序差异，提高了显示面板显示准确性。

具体实施例中，可以设置预定比值为0.9～1.1。

在一个实施例中，基板走线310包括第一基板走线310a与第二基板走线310b。第一基板走线310a与第二基板走线310b均具有相互电连接的绑定区311与主体区312。绑定区311用于将基板走线310绑定，例如将基板走线310绑定至栅极驱动单元200上，通过栅极驱动单元200上的单元走线220电连接栅极驱动芯片210。

对于第一基板走线310a来说，绑定区311与主体区312均位于衬底基板320的顶面321(参考图1)。而参考图2至图4，对于第二基板走线310b来说，主体区312位于衬底基板320的底面322，绑定区311位于衬底基板320的顶面321。第二基板走线310b的主体区312与绑定,311之间还可以具有连接区313，进而将二者电连接。

同时，在n个栅极驱动芯片210中，设置其中一个栅极驱动芯片210与控制电路板100之间的基板走线310为所述第一基板走线310a；同时，设置另一个栅极驱动芯片210与控制电路板100之间的基板走线310为所述第二基板走线310b。此时，这两个栅极驱动芯片210电连接的基板走线310的主体区312明确地设置于衬底基板300的两侧，因此便于将这个栅极驱动芯片210与控制电路板100之间的基板走线310的总阻值设置为预定比值，并且便于简化线路布局。

在一个实施例中，参考图1以及图2，n个栅极驱动单元200位于阵列基板300一侧，并沿着该侧阵列基板300的延伸方向，由靠近控制电路板100至远离控制电路板100依次排列。此处，显示面板的可以只具有位于阵列基板300一侧的n个栅极驱动单元200。此时，各栅极驱动单元200得以在显示面板内进行合理布局，使得显示面板可以具有相对较大的显示区域。当然，显示面板也可以在阵列基板300的另一侧或者其他位置设置另外的栅极驱动单元200，例如在阵列基板300的另一侧再对称的设置另外的n个栅极驱动单元200。

由于实际应用中，最简单有效的对基板走线310的阻值的调控方法为调整基板走线310的长度。为了便于对电阻的调控，本实施例将距离控制电路板最远的第n个栅极驱动芯片210与控制电路板100之间的基板走线310设为第一基板走线310a。进一步地，为了布线方便，设置各栅极驱动单元200之间均具有一条第一基板走线310a。此外，第一个栅极驱动芯片210与控制电路板100之间具有一条第一基板走线310a。所以，第n个栅极驱动芯片210可以通过n条第一基板走线310a与控制电路板100电连接。当然，第n个栅极驱动芯片210可以通过一条第一基板走线310a与控制电路板100电连接。

同时，将前n-1个栅极驱动芯片210与控制电路板100之间的基板走线310设为第二基板走线310b。衬底基板320的底面312背离显示面板的出光侧。在传统显示面板的设计中，衬底基板320的底面312的边缘非显示区域d区并无任何走线，因此其具有足够的空间可在此区域进行与前n-1个栅极驱动芯片210电连接的第二基板走线310b的布线。一个栅极驱动芯片210可以通过一条相应的第二基板走线310b与控制电路板100电连接，进而便于控制各栅极驱动芯片210与控制电路板100之间的基板走线310b的总阻值。

本申请实施例中，第一基板走线310a的线形可以设置为直线形，第二基板走线310b的线形可参考图5，其可以为蛇形、锯齿形或弓字形等。当然，第二基板走线310b也可为直线形，第一基板走线310a的线形也可为蛇形、锯齿形或弓字形等。本申请对此不做限制。

当然，本申请其他实施例中，电连接各栅极驱动芯片210电连接的基板走线310在衬底基板320的顶面321以及底面322的分布也可与以上实施方式不同。例如，可以选择将电连接n个栅极驱动芯片210中的任意一个或者几个的基板走线310设置于衬底基板320的顶面321，而电连接剩余栅极驱动芯片210的基板走线310的主体区312可以设置于衬底基板320的底面322。

在一个实施例中，参考图6，前n-1个栅极驱动芯片210电连接的n-1条第二基板走线310b具有公共端部310b’。公共端部310b’与所述控制电路板100电连接，进而便于进行绑定。

在一个实施例中，公共端部310b’在衬底基板320的底面322分为n-1条第二基板走线310b。此时公共端部310b’包括绑定区311、连接区313以及部分主体区312。因此，在衬底基板320的顶面321与底面322之间可以尽量少的进行布线，从而简化基板走线310由顶面321到底面322的操作工艺。同时，由于衬底基板320的底面322布线空间较大，因此，便于将同一干路(公共端部310b’)上的第二基板走线310b分为多个支路上的第二基板走线310b。具体地，第二基板走线310b的分支点可以位于靠近控制电路板100的边缘，也可以其他位置，只要可以实现所需功能均可，本申请对此并无限制。当然，公共端部310b’在衬底基板320的顶面321分为n-1条第二基板走线310b。此时公共端部310b’只包括绑定区311。

在一个实施例中，设置任意两个栅极驱动芯片210与控制电路板100之间的基板走线310的长度之比均为前述预定比值，进而便于有效地实现任意两个栅极驱动芯片210与控制电路板100之间的基板走线的阻值之比均为前述预定比值(例如，0.9～1.1)。此时，所有栅极驱动芯片210之间的时序差异均得以保持相对一致，进而使得显示面板精准显示。当然，除了长度，本申请实施例也可以通过基板走线200的宽度、厚度或者电阻率等来实现阻值的一致，本申请对此并无限制。

在一个实施例中，栅极驱动芯片的数量n为大于2的正整数。

显示面板还包括n-2个绝缘层400。绝缘层400位于衬底基板320的底面322一侧。

参考图7，当n等于3时，衬底基板320的顶面321、绝缘层400与衬底基板320之间、各绝缘层400之间以及距离衬底基板320最远的绝缘层400的背离衬底基板320的一面共同形成有三层基板走线310。

当n大于3时，衬底基板320的顶面321、绝缘层400与衬底基板320之间、各绝缘层400之间以及距离衬底基板320最远的绝缘层400的背离衬底基板320的一面共同形成有n层基板走线310。

本实施例将n个栅极驱动芯片210电连接n层基板走线310；一个栅极驱动芯片210对应电连接一层基板走线310。因此，本实施例通过将基板走线310分为更多层的形式实现了各栅极驱动芯片210均有单独的一条基板走线310为其传输栅极控制信号，进而有利于实现各栅极驱动芯片210的时序一致性。

在一个实施例中，显示面板包括控制电路板100、n个栅极驱动芯片210、阵列基板300。控制电路板100用于输出栅极控制信号。栅极驱动芯片210用于接收栅极控制信号，n为不小于2的正整数。阵列基板300包括基板走线310以及衬底基板320。基板走线310电连接控制电路板100与栅极驱动芯片210，用于传输栅极控制信号。同时，基板走线310具有相互电连接的绑定区311与主体区312。衬底基板320具有顶面321与底面322，顶面321朝向显示面板的出光侧，底面322背离显示面板的出光侧。

对于前n-1个栅极驱动芯片321电连接的基板走线310，绑定区311位于衬底基板320的顶面321，主体区312位于衬底基板320的底面322。并且前n-1个栅极驱动芯片210电连接的基板走线310在衬底基板320的底面322分为n-1条，其中一条基板走线310对应电连接一个栅极驱动芯片210。第n个栅极驱动芯片210电连接的基板走线310的绑定区311与主体区312均位于衬底基板320的顶面321。

任意两个栅极驱动芯片210与控制电路板100之间的基板走线310的总阻值度之比为0.9～1.1。

在一个实施例中，各基板走线310的宽度、厚度以及材料相同。所以，基板走线310的阻值大小取决于长度。任意两个栅极驱动芯片210与控制电路板100之间的基板走线310的总长度之比为0.9～1.1。因此，任意两个栅极驱动芯片210与控制电路板100之间的基板走线210的总阻值之比为0.9～1.1。即任意两个栅极驱动芯片210与控制电路板100之间的基板走线210的总阻值均接近。因此，本实施例可以有效降低各栅极驱动芯片210与控制电路板100之间的基板走线310的阻抗差异，改善各栅极驱动芯片210接收控制信号的时序差异性，提高显示面板显示精准性。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。