数据线驱动电路、显示器驱动电路以及驱动显示器的方法与流程

本申请要求于2017年12月26日提交的第10-2017-0179803号韩国专利申请的权益，其主题通过引用被合并于此。

背景技术：

本发明构思涉及与驱动显示器相关联的电路和方法。更具体地，本发明构思涉及数据线驱动电路、包括数据线驱动电路的显示器驱动电路以及驱动显示器的方法。

显示设备可以包括响应于包括由显示器驱动电路提供的信号的各种电信号而输出可视地可辩别的图像的显示面板。显示器驱动电路可以从外部主机接收图像数据并且向布置在显示面板中的多个数据线提供(或者传送)与所接收的图像数据相对应的信号。该一般方式可以被理解为驱动显示面板。在显示面板的分辨率以及更新图像的速率增加(例如，显示面板的帧率增加)的情况下，需要构成的(一个或多个)显示器驱动电路来以更高的信号处理速率进行操作。

由于用于当代的(一个或多个)显示器驱动电路的增加的工作速率需求和挑战的驱动环境，在显示器驱动电路驱动显示面板时，可能出现错误，从而产生错误的图像。

技术实现要素：

本发明构思涉及可以用于驱动显示器的方法和电路。提供一种数据线驱动电路或显示器驱动电路、或者驱动显示器的方法以减小或排除由显示面板显示错误的图像的可能性。

在一个方面中，本发明构思提供一种被配置为通过第一通道和第二通道与控制器进行通信的数据线驱动电路。数据线驱动电路包括：包括寄存器的控制电路，配置为存储与训练触发事件相关联的训练触发事件信息、检测帧数据时段之间的垂直空白时段以及响应于训练触发事件信息在垂直空白时段期间通过第二通道传送针对第一通道的训练请求；以及同步电路，配置为生成与在垂直空白时段期间通过第一通道接收的训练模式同步的恢复时钟信号，并且在帧数据时段期间响应于恢复时钟信号来从通过第一通道接收的信号生成恢复数据。

在另一个方面中，本发明构思提供一种显示器驱动电路，包括：控制器，被配置为在帧数据时段期间通过第一通道传送帧数据并且响应于通过第二通道接收的训练请求来通过第一通道传送训练模式；以及数据线驱动电路，配置为响应于从控制器接收的信号来检测帧数据时段之间的垂直空白时段并且在垂直空白时段期间通过第二通道传送训练请求。

在又一个方面中，本发明构思提供一种通过经由第一通道和第二通道与控制器进行通信来驱动显示器的方法，其中，该方法包括：从在帧数据时段期间通过第一通道接收的信号生成恢复数据，检测帧数据时段之间的垂直空白时段，在垂直空白时段期间检查训练触发事件历史，以及在垂直空白时段期间，当存在训练触发事件历史时，通过第二通道传送针对第一通道的训练请求。

附图说明

根据结合附图进行的以下详细描述，将更加清楚地理解本发明构思的实施例，在附图中：

图1是显示设备的框图；

图2是在一个示例中进一步描述图1的数据线驱动器的操作的时序图；

图3是在一个示例中进一步图示出图1的数据线驱动器的框图；

图4a是在另一个示例中进一步图示出图1的数据线驱动器的框图；

图4b是在一个示例中进一步描述图4a的数据线驱动器的操作的时序图；

图5a是在另一个示例中进一步图示出图1的数据线驱动器的框图；

图5b是在一个示例中进一步描述图5a的数据线驱动器的操作的时序图；

图6a是在又一个示例中进一步图示出图1的数据线驱动器的框图；

图6b和图6c是进一步描述图6a的数据线驱动器的操作的相应的时序图；

图7是在一个示例中进一步描述通过图1的第一通道接收数据的时序图；

图8a和图8b是图示出显示设备的示例的相应的框图；

图9是在一个示例中描述定时控制器和数据线驱动器之间的操作的流程图；

图10是描述驱动显示器的方法的流程图；

图11a和图11b是进一步描述图10中所图示的方法的操作s150的流程图；以及

图12是包括定时控制器和数据线驱动器的系统的框图。

具体实施方式

图示1(图1)是根据实施例的显示设备10的框图。显示设备10可以被包括在各种电子设备中。在一些可能的实施方式示例中，可以将显示设备10包括在移动电话、平板式个人计算机(pc)、便携式多媒体播放机(pmp)、数字照相机、可穿戴设备、电视机(tv)、数字视频盘(dvd)播放器、冰箱、空调、空气净化器、机顶盒、医疗设备、导航设备、用于运载工具的电子设备、家具或各种测量仪器中。

参考图1，显示设备10包括显示面板100、定时控制器200、数据线驱动器300、扫描线驱动器400以及接口电路500。定时控制器200、数据线驱动器300和扫描线驱动器400可以被统称为显示器驱动器或者显示器驱动电路。

显示面板100可以包括以矩阵形式布置的像素，并且随着每个像素输出视觉信号，显示面板100可以以帧为单位来显示图像。例如可以将显示面板100实施为液晶显示器(lcd)、发光二极管(led)显示器、有机led(oled)显示器、有源矩阵oled(amoled)显示器、电色设备(ecd)、数字微镜设备(dmd)、驱动式反射镜设备(amd)、光栅光阀(glv)、等离子体显示面板(pdp)、电致发光显示器(eld)、真空荧光显示器(vfd)等，并且可以具有诸如平板显示器、曲面显示器或者柔性显示器之类的形状。

显示面板100可以包括在行方向上布置的扫描线sl、在列方向上布置的数据线dl以及形成在扫描线sl和数据线dl的交叉处的像素。例如，如图1所图示，显示面板100可以包括在扫描线sli和数据线dlj的交叉处连接到扫描线sli和数据线dlj的像素pij。分别输出具有不同的色彩(例如，红色、绿色、蓝色等)的信号并且连接到同一扫描线的相邻的像素可以被统称为单位像素，并且一个单位像素中所包括的像素可以分别被称为子像素。

在显示面板100中，一个行中的像素可以被共同地连接到扫描线sl之一。可以将扫描线sl顺序地(例如，逐个地)激活，并且相应地，可以同时地驱动同一行中所包括的像素(即，共同地连接到同一扫描线的像素)。对行中所包括的像素进行驱动的时段可以被称为水平驱动时段。

定时控制器200可以接收从由接口电路500通过主机通道h_ch从显示设备10的外部设备(例如，主机设备)接收的信号提取的色彩数据(例如，rgb数据)和定时信号(例如，时钟信号clk、同步信号sync和数据使能信号de)。定时控制器200可以响应于色彩数据和定时信号来控制数据线驱动器300和扫描线驱动器400。定时控制器200也可以按照借由其在那时信号通过数据线dl和扫描线sl传送到显示面板100的像素的方式来同步扫描线驱动器400和数据线驱动器300的操作。例如，定时控制器200可以向扫描线驱动器400提供扫描控制信号s_ctr，以便通过扫描线sl输出扫描信号s_sig用于选择与通过数据线dl提供的像素信号p_sig相对应的像素。在某些实施例中，定时控制器200可以被简称为控制器。

定时控制器200可以通过第一通道ch1和第二通道ch2与数据线驱动器300进行通信。在一些实施例中，定时控制器200可以转换从接口电路500接收的色彩数据(例如，rgb数据)并且可以通过第一通道ch1向数据线驱动器300传送结果得到的转换的数据。如以下将参考图2描述地，通过第一通道ch1所传送的数据可以包括所谓的训练模式和帧数据以及垂直空白数据，其中，帧数据可以包括一系列线数据。在一些实施例中，定时控制器200可以通过第二通道ch2从数据线驱动器300接收包括与数据线驱动器300相关联的状态信息的信号。例如，如以下将参考图2描述地，定时控制器200可以通过第二通道ch2从数据线驱动器300接收训练请求，并且可以响应于训练请求而向数据线驱动器300提供用于训练第一通道ch1的训练模式。在某些实施例中，第一通道ch1可以被称为正向通道或者主要通道，而第二通道ch2可以被称为反向通道或者辅助通道。

如上面指出地，由于对于显示面板100的更高的分辨率需求(例如，增加数量的像素和/或更高的帧率)，可能需要定时控制器200、数据线驱动器300和扫描线驱动器400以显著地更高的工作速率进行操作。此外，通过第一通道ch1从定时控制器200传送到数据线驱动器300的数据量可以增加。例如，第一通道ch1可以采用串行通信通道。

数据线驱动器300可以响应于通过第一通道ch1接收的信号而通过数据线dl输出像素信号p_sig。例如，数据线驱动器300可以响应于通过第一通道ch1接收的数据来生成模拟信号(例如，灰度电压或者灰度电流)，并且可以通过放大模拟信号来生成像素信号p_sig。在水平驱动时段期间，数据线驱动器300可以输出用于显示面板100的像素的行中所包括的像素的像素信号p_sig，并且响应于像素信号p_sig，可以对数据线dl进行充电或放电。数据线驱动器300可以被称为数据线驱动电路、列驱动器、列驱动电路、数据驱动器、数据驱动电路、源驱动器、源驱动电路等。

如图1所图示，数据线驱动器300可以包括被配置为存储与某些训练触发事件的出现相关联的信息的寄存器reg。例如，与数据线驱动器300相关联的驱动错误可能由于各种原因而出现，诸如通过第一通道ch1的高数据传输速率和/或数据线驱动器300的工作环境。作为驱动错误出现在数据线驱动器300中的结果，数据线驱动器300不可以有效地从第一通道ch1获取数据，并且相应地，显示面板100可以输出错误的图像。

在驱动错误出现在数据线驱动器300中时，可以以数据线驱动器300通过第一通道ch1正常地获取从定时控制器200接收的数据这样的方式执行第一通道ch1的训练。例如，数据线驱动器300可以通过第二通道ch2向定时控制器200提供针对第一通道ch1的训练请求。作为响应，定时控制器200可以通过第一通道ch1向数据线驱动器300提供训练模式。数据线驱动器300可以响应于所接收的训练模式来生成与训练模式同步的信号(例如，图3的恢复时钟信号rck)。然后，数据线驱动器300可以响应于同步的信号而有效地获取通过第一通道ch1接收的数据。如上所述，在某些实施例中，造成第一通道ch1的训练的与数据线驱动器300相关联的错误可以被称为训练触发事件。

如此后在一些附加细节中将描述地，当训练触发事件出现时，根据某些实施例的数据线驱动器300可以将关于训练触发事件的信息存储在寄存器reg中。数据线驱动器300可以检测不通过数据线dl向显示面板100提供像素信号p_sig的时段，并且在这些(一个或多个)时段期间，可以响应于存储在寄存器reg中的信息从定时控制器200请求第一通道ch1的训练。因此，可以降低由显示面板100输出错误的图像的频率。由于实现了由显示面板100输出图像的更好的连续性，可以减小由于错误所引起的不利视觉效果。以下将参考图3、图4、图5、图6和图7(包含性地图3至图7)来描述数据线驱动器300的一些示例。

扫描线驱动器400可以根据从定时控制器200接收的扫描控制信号s_ctr通过扫描线sl向显示面板100提供扫描信号s_sig。例如，扫描线驱动器400可以响应于扫描控制信号s_ctr顺序地激活扫描线sl，并且相应地，连接到激活的扫描线sl的像素可以根据通过数据线dl提供的像素信号p_sig来输出视觉信号。扫描线驱动器400可以被称为扫描线驱动电路、行驱动器、行驱动电路、扫描驱动器、扫描驱动电路、门(gate)驱动器、门驱动电路等。

在一些实施例中，显示器驱动器的组件——即，定时控制器200、数据线驱动器300和扫描线驱动器400——可以分别被实施在单独的半导体封装中，并且在一些实施例中，显示器驱动器的两个或更多组件可以被包括在单个半导体封装中。此外，显示器驱动器的组件中的至少一个(例如，扫描线驱动器400)可以被集成在显示面板100上。

接口电路500可以通过主机通道h_ch从/向外部设备——例如，主机(或者主机设备)——接收/传送信号。在一些实施例中，作为非限制的示例，接口电路500可以支持红绿蓝(rgb)接口、中央处理单元(cpu)接口、串行接口、移动显示器数字接口(mddi)、集成电路间(i2c)接口、串行外围接口(spi)、微控制器单元(mcu)接口、移动行业处理器接口(mipi)、嵌入显示端口(edp)接口、d超小型(d-sub)接口、光接口、高清晰度多媒体接口(hdmi)等。而且，在一些实施例中，作为非限制的示例，接口电路500可以支持移动高清晰度链接(mhl)接口、安全数字(sd)卡/多媒体卡(mmc)接口或者红外线数据协会(irda)标准接口。

图2是进一步图示出图1的数据线驱动器300的操作的时序图。在这里，示出了定时控制器200和数据线驱动器300之间的第一通道ch1和第二通道ch2以及与存储在数据线驱动器300中所包括的寄存器reg中的训练触发事件信息相关联的一个或多个数据值。如上参考图1所述，数据线驱动器300的寄存器reg可以存储与一个或多个训练触发事件相关联的信息。

现在参考图1和图2，在向显示设备10供给电力之后，数据线驱动器300在任意假定的时间t20通过第二通道ch2向定时控制器200传送请求第一通道ch1的训练的训练请求req。作为响应，定时控制器200可以通过第一通道ch1传送训练模式tp。数据线驱动器300可以响应于所接收的训练模式tp来生成与训练模式tp同步的信号。在其间训练第一通道ch1的时段(例如，从时间t20延长到时间t21的时段)允许定时控制器200提供训练模式tp并且允许数据线驱动器300生成与训练模式tp同步的信号。该时段此后可以被称为训练时段，其中，在用于显示设备10的初始上电之后用于第一通道ch1的首先出现的训练时段可以被称为初始训练时段。在时间t20或在其之前，可以将寄存器reg置于复位(reset)状态，从而存储一个或多个复位值。

在时间t21，在生成同步的信号之后，数据线驱动器300可以通过第二通道ch2释放训练请求req。定时控制器200可以响应于训练请求req的释放来通过第一通道ch1传送第一帧数据fd1。帧数据fd是与作为(例如)来自显示面板100的输出的图像数据(在下文，图像)的帧相对应的数据，并且第一帧数据fd1可以对应于第一图像。数据线驱动器300可以响应于第一帧数据fd1来生成像素信号p_sig并且通过数据线dl来输出所生成的像素信号p_sig。在其间提供与一个图像相对应的帧数据fd的时段(例如，在图2中从时间t21到时间t22的时段)可以被称为帧数据时段。

在时间t22，定时控制器200可以通过第一通道ch1传送垂直空白数据vbd。垂直空白数据vbd是在帧数据时段之间从定时控制器200向数据线驱动器300传送的数据，并且在一些实施例中，垂直空白数据vbd可以包括虚拟(dummy)数据。在其间传送垂直空白数据vbd的时段(例如，图2中在时间t22和时间t23之间的时段)可以被称为垂直空白时段。可以周期性地重复帧数据时段和随后的垂直空白时段。在时间t22，数据线驱动器300可以检测垂直空白时段并且可以使用(例如)存储在寄存器reg中的数据来检查训练触发事件历史(即，用于训练触发事件的出现指示)。因为在图2的所图示的示例中，到时间t22为止没有出现训练触发事件，所以正常地驱动数据线驱动器300。

在时间t23，定时控制器200通过第一通道ch1传送第二帧数据fd2。然而，在时间t24，训练触发事件在与第二帧数据fd2的传输相关联的帧数据时段期间出现。在训练触发事件出现时，寄存器reg存储关于训练触发事件的信息trig。在训练触发事件出现之后，在通过第二通道ch2传送结果得到的第二训练请求req之前，数据线驱动器300等待，直到检测到接下来的垂直空白时段。因此，定时控制器200可以在没有中断的情况下继续传送第二帧数据fd2，并且数据线驱动器300可以继续处理第二帧数据fd2。然而，与在时间t24和时间t25之间传送的第二帧数据fd2相对应的第二图像的某部分可能包括错误。尽管如此，可以输出与第二帧数据fd2相关联的图像。此外，因为维持了交织的帧数据时段和垂直空白时段的确立的(或正常的)周期，所以可以维持定义的帧率，并且可以在随后的帧数据时段中正常地输出与第三帧数据fd3相对应的接下来的(或第三)图像。相比之下，如果数据线驱动器300在检测到训练触发事件时在时间t24通过第二通道ch2传送训练请求req，则不能够在时间t24和时间t25之间传送第二帧数据fd2。因此，尽管与第二帧数据fd2相对应的第二图像可能在相对长的(未经缩略的)时间段上包括错误，但是虽然如此用于第二图像的传输时段保持被正常地定义并且不引入额外的错误。

在时间t25，数据线驱动器300检测帧数据时段或垂直空白时段的结束，并且可以响应于存储在寄存器reg中的训练触发事件信息trig来通过第二通道ch2传送训练请求req。定时控制器200可以响应于训练请求req来通过第一通道ch1传送训练模式tp，并且数据线驱动器300可以响应于训练模式tp再次生成同步的信号。如图2所图示，可以在时间t25将寄存器reg复位。然而，在其他的实施例中，可以在时间t26或在第一通道ch1的(再)训练之后稍后将寄存器reg复位。

在时间t26，在响应于训练模式tp成功生成同步的信号时，数据线驱动器300通过第二通道ch2释放训练请求req。定时控制器200然后可以响应于训练请求req的释放来终止训练模式tp的传输，并且因为与正常垂直空白时段相对应的时段没有完全地过去，所以可以在时间t26和时间t27之间传送垂直空白数据vbd。因此，从时间t25到时间t26的第二训练时段被包括在从时间t25延长到时间t27的垂直空白时段中，并且结果，可以维持帧数据时段和垂直空白时段的周期。

在时间t27，垂直空白时段结束，并且定时控制器200可以通过第一通道ch1传送第三帧数据fd3。数据线驱动器300可以从第三帧数据fd3生成像素信号p_sig并且可以通过数据线dl输出所生成的像素信号p_sig。

图3是在一个示例(300’)中进一步图示出图1的数据线驱动器300的框图。图3的数据线驱动器300’可以通过第一通道ch1和第二通道ch2与定时控制器200进行通信并且可以通过数据线dl输出像素信号p_sig。如在图3中所图示，数据线驱动器300’可以包括同步电路320、控制电路340和放大电路360。

参考图1和图3，同步电路320可以生成恢复时钟信号rck作为与通过第一通道ch1接收的信号同步的信号并且可以从通过第一通道ch1接收的信号生成恢复数据rd。例如，同步电路320可以包括时钟数据恢复(cdr)电路并且可以响应于包括嵌入的时钟并且通过第一通道ch1接收的信号来恢复数据和时钟，从而输出恢复时钟信号rck和恢复数据rd。

同步电路320可以在训练时段中生成与通过第一通道ch1接收的训练模式同步的恢复时钟信号rck并且可以响应于恢复时钟信号rck来生成恢复数据rd。如以上参考图2所描述地，可以在第一通道ch1的初始化期间或在随后出现的垂直空白时段期间接收训练模式。同步电路320可以在训练时段期间以及在第一数据fd或垂直空白数据vbd的接收期间提取嵌入的时钟，并且可以因此维持恢复时钟信号rck的同步。

控制电路340可以用于响应于从同步电路320接收的恢复时钟信号rck和恢复数据rd来输出像素数据pd。像素数据pd可以对应于显示面板100中所包括的至少一个像素。而且，控制电路340可以包括存储与训练触发事件相关联的训练触发事件信息的寄存器reg。控制电路340可以响应于可能的许多因素至少之一来生成训练触发事件，并且可以将结果得到的训练触发事件信息存储在寄存器reg中。此后将参考图4a、图4b、图5a、图5b、图6a、图6b和图6c来描述生成训练触发事件的控制电路340的一些示例。

图3的控制电路340可以响应于存储在寄存器reg中的训练触发事件信息在垂直空白时段期间通过第二通道ch2传送请求第一通道ch1的训练的训练请求。控制电路340可以用于检测垂直空白时段，并且当与训练触发事件信息trig相关联的数据(例如，一个或多个寄存器值)指示训练触发事件的生成时，控制电路340可以在垂直空白时段期间通过第二通道ch2传送训练请求。此后将参考图7、图8a和图8b来描述控制电路340检测垂直空白时段的示例。

图3的放大电路360可以用于从控制电路340接收像素数据pd，并且响应于所接收的像素数据pd通过数据线dl输出像素信号p_sig。例如，放大电路360可以包括解码器(例如，数模转换器(dac))和放大器，并且解码器可以为放大器提供与像素数据pd相对应的灰度电压(或者灰度电流)。放大器可以通过放大灰度电压(或灰度电流)来生成像素信号p_sig。

图4a是在一个示例300a中进一步图示出图1的数据线驱动器300的框图。图4b是进一步图示出图4a的数据线驱动器300a的操作的时序图。参考图4a和图4b，可以使用指示恢复时钟信号rck的同步的锁定信号lock来生成训练触发事件。类似于以上参考图3的描述，图4a的数据线驱动器300a可以包括同步电路320a和控制电路340a。

同步电路320a可以包括模拟前端(afe)电路322和时钟数据恢复(cdr)电路324。afe电路322可以从通过第一通道ch1接收的信号生成输出信号aout。例如，afe电路322可以包括用于第一通道ch1的阻抗匹配的终止电路(例如，上拉电阻和/或下拉电阻)并且可以包括响应于通过第一通道ch1接收的信号来输出具有好的电气性质的输出信号aout的缓冲器。

cdr电路324可以从自afe电路322接收的输出信号aout生成恢复时钟信号rck和恢复数据rd。而且，cdr电路324可以生成指示恢复时钟信号rck和/或恢复数据rd是否与输出信号aout同步的锁定信号lock。例如，当恢复时钟信号rck和恢复数据rd与输出信号aout同步时，cdr电路324可以生成激活的锁定信号lock。当恢复时钟信号rck和恢复数据rd中的至少一个不与输出信号aout同步时，cdr电路324可以生成去激活的锁定信号lock。在恢复时钟信号rck或恢复数据rd不与输出信号aout同步的时段——即，锁定信号lock被去激活的时段——中，由数据线驱动器300a输出的像素信号p_sig可能不与扫描信号s_sig同步，或者恢复数据rd可能不对应于通过第一通道ch1接收的数据。因此，显示面板100可以输出错误的图像。

控制电路340a可以包括寄存器reg并且可以从同步电路320a接收恢复时钟信号rck、恢复数据rd和锁定信号lock。控制电路340a可以响应于从同步电路320a提供的锁定信号lock来生成训练触发事件。

参考图4b，当在时间t41锁定信号lock被去激活(例如，从逻辑高转变到逻辑低)时，控制电路340a可以用于生成训练触发事件并且将相对应的训练触发信息trig存储在寄存器reg中。在时间t42，控制电路340a检测到数据时段和垂直空白时段的结束，并且响应于存储在寄存器reg中的训练触发事件信息trig通过第二通道ch2传送训练请求req。定时控制器200响应于训练请求req通过第一通道ch1传送训练模式tp，并且同步电路320a的cdr电路324可以尝试生成与训练模式tp同步的恢复时钟信号rck和恢复数据rd。

在时间t43，当cdr电路324完成生成与训练模式tp同步的恢复时钟信号rck和恢复数据rd时，cdr电路324可以输出激活(例如，从逻辑低转变到逻辑高)的锁定信号lock。控制电路340a可以响应于激活的锁定信号lock通过第二通道ch2释放训练请求req。定时控制器200可以响应于训练请求req的释放来完成传送训练模式tp，并且可以通过第一通道ch1传送垂直空白数据vbd，直到垂直空白时段结束时的时间t44。

图5a是在一个示例300b中进一步图示出图1的数据线驱动器300的框图。图5b是进一步图示出图5a的数据线驱动器300b的操作的时序图。共同地，图5a和图5b图示出可以如何检测通过第一通道ch1接收的数据中的错误以及响应于检测到的错误所生成的对应的训练触发事件。类似于参考图3所提供的描述，图5a的数据线驱动器300b可以包括同步电路320b和控制电路340b。

同步电路320b可以用于从通过第一通道ch1接收的信号生成恢复数据rd并且可以向控制电路340b提供恢复数据rd。

控制电路340b可以包括错误检测器342和寄存器reg。错误检测器342可以响应于从同步电路320b提供的恢复数据rd来检测通过第一通道ch1接收的数据中的错误。例如，定时控制器200可以通过第一通道ch1传送包括诸如奇偶校验位的冗余位的数据，并且错误检测器342可以从恢复数据rd中以包括冗余位的数据为单位来检测错误。在一些实施例中，错误检测器342可以通过使用循环冗余校验(crc)在数据的单元中检测错误。错误检测器342可以根据在数据的单元中检测到的错误来生成训练触发事件并且可以将相对应的训练触发信息存储在寄存器reg中。

在一些实施例中，错误检测器342可以响应于通过第一通道ch1接收的数据的比特错误率ber来生成训练触发事件。比特错误率ber可以表示错误比特与接收的数据的比率，并且错误检测器342可以响应于恢复数据rd关于检测到的错误来计算比特错误率ber。错误检测器342可以将比特错误率ber与预置参考值相比较并且可以响应于比较结果来生成训练触发事件。

参考图5b，在显示设备10上电之后，初始训练时段可以在时间t50开始并且在时间t51结束。在初始训练时段期间，可以将比特错误率ber复位到(例如)零。从时间t51到时间t52，在相对应的帧数据时段期间通过第一通道ch1从定时控制器200接收到第一帧数据fd1。错误检测器342可以从第一帧数据fd1中检测到错误并且根据检测到的错误来计算第一比特错误率ber。在图5b的示例中，在从时间t50到时间t51的训练时段之后接收的第一帧数据fd1不可以包括错误，并且因此，比特错误率ber可以被维持为零。

在时间t53，垂直空白时段结束，并且第y帧数据时段可以开始接收相对应的第y帧数据fdy。如图5b中所图示，根据由错误检测器342在时间t52和时间t53之间检测到的错误，在时间t53，第y比特错误率ber可以大于零。

错误检测器342可以检测第y帧数据fdy中所包括的错误并且根据检测到的错误来计算第y比特错误率ber。在时间t54，如图5b中所图示并且假定第y比特错误率ber超过预置阈值ref，错误检测器342可以生成训练触发事件并且将相对应的训练触发事件信息trig存储在寄存器reg中。

在时间t55，控制电路340b检测帧数据或垂直空白时段的结束并且响应于存储在寄存器reg中的存储的训练触发信息trig通过第二通道ch2传送待决的训练请求req。定时控制器200可以响应于训练请求req通过第一通道ch1传送训练模式tp，并且同步电路320b可以尝试生成与训练请求req同步的恢复数据rd。此外，错误检测器342可以将比特错误率ber复位到(例如)零。然而，在一些实施例中，错误检测器342可以在生成训练触发事件时的时间t54复位比特错误率ber，并且在又一些其他实施例中，错误检测器342可以在完成通道再训练的时间t56复位比特错误率ber。

在时间t56，当同步电路320b完成生成与训练模式tp同步的恢复数据rd时，控制电路340b可以通过第二通道ch2释放训练请求req。然后，可以通过第一通道ch1接收垂直空白数据vbd，直到垂直空白时段结束时的时间t57，并且可以从时间t57起接收第y+1帧数据fdy+1。

图6a是进一步图示出图1的数据线驱动器300的另一个示例300c的框图。图6b和图6c是进一步图示出图6a的数据线驱动器300c的操作的相应的时序图。图6a、图6b和图6c共同地图示出通过检测数据线驱动器300c的状态来生成训练触发事件的示例。类似于参考图3所提供的描述，图6a的数据线驱动器300c可以包括同步电路320c和控制电路340c并且可以另外包括传感器电路380。

参考图6a，同步电路320c可以从通过第一通道ch1接收的信号生成恢复时钟信号rck和恢复数据rd并且可以向控制电路340c提供所生成的恢复时钟信号rck和恢复数据rd。控制电路340c可以包括寄存器reg并且可以响应于从传感器电路380提供的感测信号sen来生成训练触发事件。

传感器电路380可以检测数据线驱动器300c的驱动状态(即，数据线驱动状态)，以便生成感测信号sen。在一些实施例中，传感器电路380可以包括静电放电(esd)传感器，并且当检测到施加到数据线驱动器300c的esd时，传感器电路380可以输出激活的感测信号sen。在一些实施例中，传感器电路380可以包括电压传感器(例如，模数转换器(adc)或者比较器)，并且当向数据线驱动器300c供给的电压小于预置参考电压时，传感器电路380输出激活的感测信号sen，以便激活感测信号sen。在一些实施例中，传感器电路380可以包括温度传感器，并且可以在数据线驱动器300c的温度大于预置参考温度时输出激活的感测信号sen。在一些实施例中，如图6b和图6c中所图示，传感器电路380可以生成具有定义的宽度的激活脉冲的感测信号sen，并且在一些实施例中，传感器电路380可以响应于训练时段的开始或者结束来生成去激活的感测信号sen。

在图6a的实施例中，传感器电路380被包括在数据线驱动器300c中。然而，在一些实施例中，传感器电路380可以位于数据线驱动器300c外部，并且控制电路340c可以从数据线驱动器300c的外部接收感测信号sen。例如，可以将传感器电路380包括在作为驱动状态的检测目标的图1的显示设备10的组件之一中，或可以将传感器电路380包括在显示设备10中而不是包括在其组件中。

响应于许多不同的训练触发事件类型中的至少一个类型，控制电路340c可以在垂直空白时段期间或当生成训练触发事件时传送训练请求。在一些实施例中，如以下参考图6b将描述地，控制电路340c可以将训练触发事件信息存储在寄存器reg中并且当帧数据时段结束时传送训练请求。例如，控制电路340c可以响应于通过检测帧数据时段结束时的温度和/或电压所生成的感测信号sen来将训练触发事件信息存储在寄存器reg中。在这些条件下，控制电路340c可以传送训练请求。

在一些实施例中，如以下参考图6b将描述地，当生成训练触发事件时，控制电路340c可以传送训练请求。例如，控制电路340c可以响应于通过检测esd所生成的感测信号sen来立即传送训练请求。因此，如在由于esd而在数据线驱动器300c的驱动期间错误出现的情况下，当生成其中直到帧数据时段结束之前显示噪声余留的训练触发事件时，控制电路340c可以立即传送训练请求而不等待到垂直空白时段。在某些实施例中，造成直到帧数据时段结束显示噪声余留的训练触发事件的类别可以被称为关键训练触发事件。

参考图6b，当在时间t61激活感测信号sen时，控制电路340c可以生成训练触发事件和寄存器reg中的相对应的训练触发事件信息trig。在时间t62，控制电路340c可以检测帧数据时段或垂直空白时段的结束，并且响应于存储在寄存器reg中的训练触发事件信息trig通过第二通道ch2传送训练请求req。定时控制器200可以响应于训练请求req通过第一通道ch1传送训练模式tp，并且同步电路320c可以尝试生成与训练模式tp同步的恢复时钟信号rck和恢复数据rd。

在时间t63，当同步电路320c完成生成与训练模式tp同步的恢复时钟信号rck和恢复数据rd时，控制电路340c可以通过第二通道ch2释放训练请求req。定时控制器200可以响应于训练请求req的释放来完成传送训练模式tp并且可以通过第一通道ch1传送垂直空白数据vbd，直到垂直空白时段结束时的时间t64。

参考图6c，当在时间t65激活感测信号sen时，控制电路340c可以生成训练触发事件并且可以通过第二通道ch2传送训练请求req。定时控制器200可以响应于训练请求req通过第一通道ch1传送训练模式tp，并且同步电路320c可以尝试生成与训练模式tp同步的恢复时钟信号rck和恢复数据rd。

在时间t66，当同步电路320c完成生成与训练模式tp同步的恢复时钟信号rck和恢复数据rd时，控制电路340c可以通过第二通道ch2释放训练请求req。定时控制器200可以响应于训练请求req的释放来传送帧数据fdz+2。因此，由于较早地接收帧数据fdz+2，可以最小化显示噪声。

图7是在一个示例中进一步图示出通过图1的第一通道ch1接收数据的时序图。在下文，假定图1的显示设备10包括图3的数据线驱动器300’，并且将关于图1和图3来描述图7。

类似于参考图2提供的描述，可以周期性地重复帧数据时段和垂直空白时段。例如，如在图7中所图示地，可以周期性地重复传送帧数据fdk-1、fdk，和fdk+1的相应的帧数据时段，以及在帧数据时段之间传送垂直空白数据vbd的垂直空白时段。

帧数据fd可以包括线数据ld和水平空白数据hbd。例如，如在图7中所图示地，第k帧数据fdk可以包括第一线数据ld1至第n线数据ldn以及在第一线数据ld1至第n线数据ldn之间传送的水平空白数据hbd。第一线数据ld1至第n线数据ldn可以分别对应于显示面板100中的一行中所包括的像素。例如，图1的显示面板100可以具有n行像素，第一线数据ld1可以对应于显示面板100的第一行以及第n线数据ldn可以对应于显示面板100的最后的行。而且，水平空白数据hbd可以包括虚拟数据。其中接收线数据ld的时段可以被称为线数据时段，并且其中接收水平空白数据hbd的时段可以被称为水平空白时段。

线数据ld可以包括字段。例如，如在图7中所图示地，与显示面板100的第二行相对应的第二线数据ld2可以包括分别与线起始sol、配置数据conf和行数据r_data相对应的字段。线起始sol可以指示第二行开始，并且配置数据conf可以包括关于第二帧数据fd2的信息。行数据r_data可以包括分别与显示面板100的第二行中所包括的像素相对应的数据。

根据实施例，为了在垂直空白时段中通过第二通道ch2传送训练请求，图3的控制电路340可以响应于从线数据ld提取的信息检测帧数据时段或垂直空白时段的结束。在一些实施例中，第一线数据ld1中所包括的配置数据conf可以包括帧起始信息，并且控制电路340可以响应于从第一线数据ld1中提取的帧起始信息来检测垂直空白时段，以及显示面板100的行的数量n。在一些实施例中，第n线数据ldn中所包括的配置数据conf可以包括帧结束信息，并且控制电路340可以响应于从第n线数据ldn提取的帧结束信息来检测垂直空白时段。

图8a和8b是分别图示出根据实施例的显示设备20a和20b的框图。图8a和图8b图示出定时控制器22a和22b提供允许数据线驱动器23a和23b检测垂直空白时段的帧信号的示例。类似于图1的显示设备10，图8a和图8b的显示设备20a和20b可以分别包括显示面板21a和21b、定时控制器22a和22b、数据线驱动器23a和23b、扫描线驱动器24a和24b以及接口电路25a和25b。数据线驱动器23a和23b可以各自包括存储关于第一通道ch1的训练触发事件的信息的寄存器reg。

参考图8a，定时控制器22a和数据线驱动器23a可以通过第二通道ch2(例如，使用双向通道)进行通信。因此，数据线驱动器23a可以通过第二通道ch2传送请求第一通道ch1的训练的训练请求，并且定时控制器22a可以通过第二通道ch2传送指示垂直空白时段(或者帧数据时段)的帧信号。例如，定时控制器22a可以上拉或下拉第二通道ch2中所包括的信号线并且因此可以向数据线驱动器23a传送帧信号。数据线驱动器23b可以根据通过第二通道ch2接收的帧信号来识别垂直空白时段。在一些实施例中，可以以与由定时控制器22b通过第二通道ch2所传送的帧信号相比由数据线驱动器23a通过第二通道ch2所传送的训练请求具有更高优先级这样的方式来配置第二通道ch2。

参考图8b，定时控制器22b和数据线驱动器23b可以通过第一通道ch1和第二通道ch2以及第三通道ch3与彼此进行通信。定时控制器22b可以通过第三通道ch3向数据线驱动器23b传送指示垂直空白时段(或者帧数据时段)的帧信号。例如，第三通道ch3可以是连接到定时控制器22b的端子和数据线驱动器23b的端子的一个信号线，并且定时控制器22b可以通过转换端子的电压来向数据线驱动器23b传送帧信号。数据线驱动器23b可以根据通过第三通道ch3接收的帧信号来识别垂直空白时段。

图9是根据某些实施例进一步图示出定时控制器920和数据线驱动器930之间的互操作的流程图。

在操作s01中，数据线驱动器930传送训练请求。例如，数据线驱动器930可以通过第二通道ch2传送关于第一通道ch1的训练请求。在操作s02中，定时控制器920传送训练模式。例如，定时控制器920可以响应于训练请求通过第一通道ch1来传送训练模式。

在操作s03中，数据线驱动器930确定与训练模式的同步是否成功。数据线驱动器930可以接收训练模式，直到生成与训练模式同步的信号。当完成生成与训练模式同步的信号时，数据线驱动器930可以在操作s04中释放训练请求。

在操作s05中，定时控制器920传送第一帧数据，并且在操作s06中，定时控制器920传送垂直空白数据。随后，定时控制器920可以周期性地重复帧数据和垂直空白数据的传输。在操作s07中，定时控制器920传送第m帧数据，并且在数据线驱动器930接收第m帧数据时，可以生成训练触发事件。

在操作s08中，当接收第m帧数据时(例如，在垂直空白时段vbp期间)，数据线驱动器930传送训练请求。因此，可以将根据训练触发事件的训练时段包括在垂直空白时段vbp中。在操作s09中，定时控制器920传送训练模式，并且在操作s10中，数据线驱动器930确定与训练模式的同步是否成功。

当生成与训练模式同步的信号时，在操作s11中，数据线驱动器930释放训练请求。然后，在操作s12中，定时控制器920传送第m+1帧数据，并且在操作s13中，定时控制器920传送垂直空白数据。

图10是在一个示例中总结根据实施例驱动显示器的方法的流程图。例如，图10的方法可以通过图1的显示设备10中所包括的数据线驱动器300来执行并且可以被称为驱动数据线驱动器300的方法。如图10所图示地，可以在初始训练时段中执行操作s120和s130。在下文，将参考图1来描述图10的方法。

在操作s110中，对显示设备10供给电力(上电)。例如，由于向显示设备10供给电力，可以向数据线驱动器300供给电力。

在操作s120中，请求第一通道ch1的训练。例如，数据线驱动器300可以通过第二通道ch2向定时控制器200传送训练请求。

在操作s130中，生成与训练模式同步的信号。例如，数据线驱动器300可以通过第一通道ch1从定时控制器200接收训练模式并且可以生成与训练模式同步的信号(例如，图3的恢复时钟信号rck和像素数据pd)。如图10所图示地，可以在操作s130之后并行地执行操作s142和s144。

在操作s142中，接收帧数据。例如，数据线驱动器300可以接收包括一系列线数据的帧数据并且可以通过处理帧数据来生成像素信号p_sig。而且，在操作s144中，当满足预置条件时，生成训练触发事件。例如，数据线驱动器300响应于信号是否与训练模式同步、通过第一通道ch1接收的数据中的错误以及传感器电路的输出信号中的至少一个来生成训练触发事件。然后，在操作s146中，作出关于训练触发事件是否是关键训练触发事件的确定。例如，数据线驱动器300可以响应于训练触发事件的根本原因来确定训练触发事件是否是关键训练触发事件。当训练触发事件不是关键的时，相对应的训练触发信息可以被存储在寄存器reg中，并且可以随后执行操作s150。另一方面，当训练触发事件是关键的时，从操作s170开始立即请求第一通道ch1的训练。

在操作s150中，检测垂直空白时段。例如，数据线驱动器300可以响应于从线数据提取的信息来检测垂直空白时段并且可以响应于从定时控制器200接收的帧信号来检测垂直空白时段。将参考图11a和图11b来描述操作s150的示例。

在操作s160中，作出关于训练触发事件历史是否存在的确定。例如，数据线驱动器300可以响应于存储在寄存器reg中的训练触发信息来确定训练触发事件是否出现。当训练触发事件历史存在时，可以执行操作s170，并且当训练触发事件历史不存在时，可以并行地执行操作s142和s144。

类似于操作s120和s130，可以在操作s170中请求第一通道ch1的训练，并且在操作s180中，生成与训练模式同步的信号。

在操作s190中，删除训练触发事件历史。例如，数据线驱动器300可以复位寄存器reg并且因此可以删除存储在寄存器reg中的训练触发事件信息。图10图示出在操作s180之后执行操作s190。然而，在一些实施例中，可以在操作s160和操作s170之间执行操作s190。在一些实施例中，可以在操作s170和操作s180之间执行操作s190，并且在一些实施例中，可以与操作s170和/或操作s180并行地执行操作s190。

图11a和图11b是进一步图示出图10的操作s150的示例的相应的流程图。如以上参考图10所描述地，在图11a和图11b的操作s150a和s150b中，检测到垂直空白时段。当存在训练触发事件历史时，可以在检测到的垂直空白时段期间请求第一通道ch1的训练。在下文中，将参考图1来描述图11a和图11b的操作s150a和s150b。

参考图11a，在操作s152a中，在线数据时段期间提取配置信息。例如，数据线驱动器300可以从在线数据时段中所接收的线数据中所包括的配置数据中提取帧起始信息和/或帧结束信息。

在操作s154a中，响应于配置信息来检测垂直空白时段。在一些实施例中，数据线驱动器300可以响应于所提取的帧起始信息和显示面板100中所包括的行的数量来检测垂直空白时段。在一些实施例中，数据线驱动器300可以响应于所提取的帧结束信息来提取垂直空白时段。

参考图11b，在操作s152b中，接收帧信号。在一些实施例中，数据线驱动器300可以通过作为双向通道的第二通道ch2来接收由定时控制器200提供的帧信号。在一些实施例中，数据线驱动器300可以通过不同于第一通道ch1和第二通道ch2的第三通道ch3来接收由定时控制器200提供的帧信号。

在操作s154b中，响应于帧信号，检测垂直空白时段。在一些实施例中，帧信号可以指示帧数据时段，并且数据线驱动器300可以提取除帧数据时段之外的时段作为垂直空白时段。在一些实施例中，帧信号可以指示垂直空白时段，并且数据线驱动器300可以响应于帧信号来检测垂直空白时段。

图12是根据实施例的、包括定时控制器622和数据线驱动器624的系统50的框图。可以将根据实施例的定时控制器622和数据线驱动器624包括在显示器驱动器620中。系统50可以是包括显示设备600的计算系统，并且作为非限制的示例，系统50可以是诸如台式计算机、服务器、tv或广告牌的静止系统，或者诸如膝上型计算机、移动式电话、平板式pc或可穿戴设备的移动系统。如图12中所图示地，系统50可以包括母板700和显示设备600，并且通过主机通道h_ch，母板700和显示设备600可以与彼此进行通信。

母板700可以包括处理器720并且可以起显示设备600的主机的作用。作为非限制的示例，处理器720可以是执行计算操作的处理单元，例如，微处理器、微控制器、专用集成电路(asic)和现场可编程门阵列(fpga)。在一些实施例中，处理器720可以是诸如图形处理单元(gpu)的视频图形处理器。处理器720可以生成与通过显示设备600中所包括的显示面板640输出的图像相对应的图像数据，并且可以通过主机通道h_ch向显示设备600提供图像数据。

显示设备600可以包括显示器驱动器620和显示面板640。显示器驱动器620可以被称为显示器驱动器ic(ddi)并且可以包括通过第一通道和第二通道与彼此进行通信的定时控制器622和数据线驱动器624。例如，定时控制器622可以响应于通过数据线驱动器624的第二通道的训练请求来通过第一通道ch1提供训练模式，并且可以提供数据线驱动器624用于检测垂直空白时段的信号和/或信息。而且，数据线驱动器624可以响应于各种因素中的至少一个来生成训练触发事件，并且当训练触发事件出现时，数据线驱动器624可以在垂直空白时段中通过第二通道传送训练请求。因此，通过显示面板640输出的错误图像的量可以减小，并且由于通过显示面板640输出的图像的连续性被维持，所以由于错误产生的视觉效应可以减小。

显示面板640可以例如被体现为任意的显示器，诸如液晶显示器(lcd)、发光二极管(led)显示器、电致发光显示器(eld)、阴极射线管(crt)、等离子体显示板(pdp)或者硅上液晶(lcos)。而且，图12图示出包括一个显示设备600的系统50，但是在一些实施例中，系统50可以包括至少两个显示设备——即，至少两个显示面板。

尽管已经参考其实施例具体地示出和描述了本发明构思，但将理解的是，可以在不背离所附权利要求的精神和范围的情况下在其中作出形式和细节方面的各种改变。