显示面板及其测试方法与流程

本申请涉及显示技术领域，具体涉及一种显示面板及其测试方法。

背景技术：

gatedriveronarray，简称goa，也就是利用现有显示面板中的阵列制程将扫描驱动信号电路制作在阵列基板上，以实现对扫描线的逐行扫描的驱动方式。然而，随着显示面板尺寸的不断变大，当显示面板出现异常时，不易对扫描驱动信号电路进行解析。

技术实现要素：

本申请实施例的目的在于提供一种显示面板及其测试方法，能够解决现有的不易对扫描驱动信号电路进行解析的技术问题。

本申请实施例提供一种显示面板，所述显示面板包括显示区以及设置在所述显示区外的goa电路区，所述goa电路区包括多级级联的goa单元，每一所述goa单元均包括多个工作晶体管，其特征在于，所述goa电路区上还设置有至少一个虚拟goa单元，所述虚拟goa单元包括多个与任一所述goa单元内的所述工作晶体管一一对应的测试晶体管，且所述虚拟goa单元内的所述测试晶体管之间的连接结构与任一所述goa单元内的所述工作晶体管之间的连接结构一致；所述虚拟goa单元用于确定所述goa单元内的所述工作晶体管是否失效。

在本申请所述的显示面板中，所述goa电路区上还设置有至少一个测试垫组，所述测试垫组与所述虚拟goa单元一一对应。

在本申请所述的显示面板中，每一所述测试垫组均包括多个测试垫，每个所述测试垫均电性连接至相应的所述虚拟goa单元内相应的所述测试晶体管。

在本申请所述的显示面板中，所述测试垫与相应的所述虚拟goa单元相邻设置。

在本申请所述的显示面板中，所述虚拟goa单元为一个；其中，所述虚拟goa单元与第一级所述goa单元相邻设置；

或，所述虚拟goa单元与最后一级所述goa单元相邻设置。

在本申请所述的显示面板中，所述虚拟goa单元为两个；其中，第一个所述虚拟goa单元与第一级所述goa单元相邻设置，第二个所述虚拟goa单元与最后一级所述goa单元相邻设置。

在本申请所述的显示面板中，当所述goa单元失效时，第一个所述虚拟goa单元与第二个所述虚拟goa单元交替使用。

在本申请所述的显示面板中，所述工作晶体管以及所述测试晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。

本申请实施例还提供一种显示面板测试方法，所述显示面板测试方法用于测试以上所述的显示面板，所述显示面板测试方法包括：

测量所述goa单元内的每个所述工作晶体管的电性；

接入与所述goa单元对应的时钟信号至所述虚拟goa单元中；

测量此时所述虚拟goa单元内的每个所述测试晶体管的电性；

根据所述goa单元内的每个所述工作晶体管的电性、所述虚拟goa单元内的每个所述测试晶体管的电性以及初始goa单元内的初始晶体管的电性，确定所述goa单元内所述工作晶体管；

其中，所述goa单元内的所述工作晶体管、所述虚拟goa单元内的所述测试晶体管以及所述初始goa单元内的所述初始晶体管一一对应，且所述虚拟goa单元内的所述测试晶体管之间的连接结构、所述goa单元内的所述工作晶体管之间的连接结构以及所述初始goa单元内的所述初始晶体管之间的连接结构均一致。

在本申请所述的显示面板测试方法中，所述根据所述goa单元内的每个所述工作晶体管的电性、所述虚拟goa单元内的每个所述测试晶体管的电性以及初始goa单元内的初始晶体管的电性，确定所述goa单元内所述工作晶体管的步骤，包括：

比较所述goa单元内的任一所述工作晶体管的电性、所述goa单元内对应所述工作晶体管的所述测试晶体管的电性以及所述初始goa单元内对应所述工作晶体管的所述初始晶体管的电性；

当所述goa单元内的所述工作晶体管的电性大于所述虚拟goa单元内对应的所述测试晶体管的电性，则确定所述工作晶体管失效；

当所述goa单元内的所述工作晶体管的电性介于所述虚拟goa单元内对应的所述测试晶体管的电性与所述初始goa单元内对应的所述初始晶体管的电性之间，则确定所述工作晶体管正常。

本申请实施例提供的显示面板及其测试方法，通过在goa电路区上设置至少一个虚拟goa单元，虚拟goa单元用于确定goa单元内的工作晶体管是否失效；也即，通过goa单元内的每个工作晶体管的电性、虚拟goa单元内的每个测试晶体管的电性以及初始goa单元内的初始晶体管的电性，确定goa单元内工作晶体管，从而可以快速对扫描驱动信号电路进行解析。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的显示面板的结构示意图；

图2为本申请实施例提供的显示面板第n-1级goa单元的等效电路示意图；

图3为本申请实施例提供的显示面板第n级goa单元的等效电路示意图；以及

图4为本申请实施例提供的显示面板的虚拟goa单元的等效电路示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参阅图1，图1为本申请实施例提供的显示面板的结构示意图。如图1所示，本申请实施例的显示面板100包括：显示区11以及设置在显示区11外的goa电路区12。该goa电路区12包括多级级联的goa单元121以及至少一个虚拟goa单元122。该虚拟goa单元122用于当goa单元121出现异常时，快速对异常的goa单元121进行解析。

其中，该显示区11包括多条扫描线(图中未标示)、多条数据线(图中未标示)以及多个像素单元(图中未标示)。多个像素单元呈阵列排布，且每一行像素单元均电性连接于一扫描线，每一列像素单元均电性连接于一数据线。

其中，该goa电路区12上包括多级级联的goa单元121，每一级goa单元121均接入相应的信号，以输出扫描信号至相应的扫描线。也即，每一级goa单元121均用于输出扫描信号至相应的扫描线，以打开显示面板100中一行中每个像素单元的晶体管开关，并通过数据线接入相应的数据信号对每个像素单元进行充电。

可以理解的，多级级联的goa单元121与多条扫描线一一对应连接。例如，当本申请实施例的显示面板为全高清显示面板时，其共有1080条扫描线，相对应的，此时goa单元的级数应为1080级。

另外，本申请实施例提及的多级级联的goa单元121，指的是多级goa单元121之间存在级联关系。该级联关系可以为隔一级级联，隔两级级联，……，隔多级级联。也即，本申请实施例并未对goa单元121之间的级联关系进行限制，goa单元121之间的级联关系可以根据具体需要进行设置。

例如，goa单元121之间隔一级级联具体为：第1级goa单元121与第2级goa单元121电性连接，第2级goa单元121与第3级goa单元121电性连接，以此类推，第n-1级goa单元121与第n级goa单元121电性连接，第n级goa单元121与第n+1级goa单元121电性连接，其中，n为大于2的整数。

再例如，goa单元121之间隔两级级联具体为：第1级goa单元121与第3级goa单元121电性连接，第3级goa单元121与第5级goa单元121电性连接，以此类推，第n-2级goa单元121与第n级goa单元121电性连接，第n级goa单元121与第n+2级goa单元121电性连接，其中，n为大于3的整数。

进一步的，每一级goa单元122均包括多个工作晶体管(图1未示出)，每一级goa单元内的工作晶体管的数量均一致，且每一级goa单元内的工作晶体管之间的连接结构均一致。其中，每一级goa单元中的工作晶体管的数量可以根据具体需要进行设置。也即，本申请实施例并未对goa单元内的工作晶体管的数量进行限定。

该goa电路区12上还设置有至少一个测试垫组123，测试垫组123与虚拟goa单元122一一对应。每一测试垫组123均包括多个测试垫(图1未示出)，每个测试垫均电性连接至相应的虚拟goa单元122内相应的测试晶体管。测试垫与相应的虚拟goa单元相邻设置。

需要说明的是，当显示面板100出现显示异常时，需要采用多方面手段对显示面板100进行解析，找出显示异常的原因。为了快速找出显示异常的原因，判断是不是goa单元121出现问题，通常需要测goa单元121中的工作晶体管的电性，根据电性情况来判断是不是工作晶体管出现问题。但是，goa单元121中有多个工作晶体管，且在电性量测上不易判断哪个工作晶体管是工作晶体管。例如，直接量测goa单元121内的工作晶体管的电性来追踪哪个工作晶体管出问题时，由于工作晶体管的三端(源极端、漏极端以及栅极端)信号的给定方式，工作晶体管基本正偏。即并不能通过工作晶体管的阈值电压偏移来判断是不是这个工作晶体管出现问题。

基于此，本申请实施例在goa电路区12上设置至少一个虚拟goa单元122。该虚拟goa单元122包括多个与任一goa单元121内的工作晶体管一一对应的测试晶体管，且虚拟goa单元122内的测试晶体管之间的连接结构与任一goa单元121内的工作晶体管之间的连接结构一致。该虚拟goa单元122用于确定goa单元121内的工作晶体管是否失效，从而可以快速对扫描驱动信号电路进行解析。

下面以goa单元隔两级级联，且每一goa单元内包括四个工作晶体管为例进行说明。请参阅图2、图3，图2为本申请实施例提供的显示面板第n-1级goa单元的等效电路示意图。图3为本申请实施例提供的显示面板第n级goa单元的等效电路示意图。其中，第n-1级goa单元和第n级goa单元中均包括四个工作晶体管，分别为：第一工作晶体管t11、第二工作晶体管t21、第三工作晶体管t31和第四工作晶体管t41。

如图2、图3所示，第n-1级goa单元内的工作晶体管的数量与第n级goa单元内的工作晶体管的数量一致，且第n-1级goa单元内的工作晶体管之间的连接结构与第n级goa单元内的工作晶体管之间的连接结构一致。具体的，第n-1级goa单元以及第n级goa单元均包括四个工作晶体管：第一工作晶体管t21、第二工作晶体管t21、第三工作晶体管t31以及第四工作晶体管t41。其中，第一工作晶体管t21的栅极和源极均与第一输入端a1电性连接，第一工作晶体管t11的漏极、第二工作晶体管t21的栅极以及第四工作晶体管t41的漏极电性连接，第二工作晶体管t21的源极与第二输入端电性连接a2，第二工作晶体管t21的漏极以及第三工作晶体管t31的漏极均与输出端b1连接，第三工作晶体管t31的栅极以及第四工作晶体管t41的栅极均与第三输入端a3电性连接，第三工作晶体管t31的源极以及第四工作晶体管t41的源极均与第四输入端a4电性连接。

另外，第n-1级goa单元的第一输入端a1接入第n-3级goa单元输出的扫描信号g(n-3)，第n-1级goa单元的第二输入端a2接入第n-1级goa单元对应的时钟信号ck(n-1)，第n-1级goa单元的第三输入端a3接入第n+1级goa单元输出的扫描信号g(n+1)，第n-1级goa单元的第四输入端a4接入直流低电平信号vss。第n级goa单元的第一输入端a1接入第n-2级goa单元输出的扫描信号g(n-2)，第n级goa单元的第二输入端a2接入第n级goa单元对应的时钟信号ck(n)，第n级goa单元的第三输入端a3接入第n+2级goa单元输出的扫描信号g(n+2)，第n级goa单元的第四输入端a4接入直流低电平信号vss。

与之相对应的，请参阅图4，图4为本申请实施例提供的显示面板的虚拟goa单元的等效电路示意图。如图4所示，该虚拟goa单元包括四个测试晶体管，分别为：第一测试晶体管d11、第二测试晶体管d21、第三测试晶体管d31和第四测试晶体管d41。

其中，虚拟goa单元内的测试晶体管的数量与goa单元内的工作晶体管的数量一致，且虚拟goa单元内的工作晶体管之间的连接结构与goa单元内的工作晶体管之间的连接结构一致。具体的，第一测试晶体管d21、第二测试晶体管d21、第三测试晶体管d31以及第四测试晶体管d41。其中，第一测试晶体管d21的栅极和源极均与第一输入端a1电性连接，第一测试晶体管d11的漏极、第二测试晶体管d21的栅极以及第四测试晶体管d41的漏极电性连接，第二测试晶体管d21的源极与第二输入端电性连接a2，第二测试晶体管d21的漏极以及第三测试晶体管d31的漏极均与输出端b1连接，第三测试晶体管d31的栅极以及第四测试晶体管d41的栅极均与第三输入端a3电性连接，第三测试晶体管d31的源极以及第四测试晶体管d41的源极均与第四输入端a4电性连接。

具体的，使用时，测量goa单元内的每个所述工作晶体管的电性；接入与goa单元对应的时钟信号至虚拟goa单元中；测量此时虚拟goa单元内的每个测试晶体管的电性；根据goa单元内的每个工作晶体管的电性、虚拟goa单元内的每个测试晶体管的电性以及初始goa单元内的初始晶体管的电性，确定goa单元内所述工作晶体管。

比较goa单元内的任一工作晶体管的电性、goa单元内对应工作晶体管的测试晶体管的电性以及初始goa单元内对应工作晶体管的初始晶体管的电性；当goa单元内的工作晶体管的电性大于虚拟goa单元内对应的测试晶体管的电性，则确定工作晶体管失效；当goa单元内的工作晶体管的电性介于虚拟goa单元内对应的测试晶体管的电性与初始goa单元内对应的初始晶体管的电性之间，则确定工作晶体管正常。

在一些实施例中，虚拟goa单元为一个；其中，虚拟goa单元与第一级goa单元相邻设置；或，虚拟goa单元与最后一级goa单元相邻设置。

在另一些实施例中，虚拟goa单元为两个；其中，第一个虚拟goa单元与第一级goa单元相邻设置，第二个虚拟goa单元与最后一级goa单元相邻设置。

在一些实施例中，工作晶体管以及测试晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。

本申请实施例提供的显示面板及其测试方法，通过在goa电路区上设置至少一个虚拟goa单元，虚拟goa单元用于确定goa单元内的工作晶体管是否失效；也即，通过goa单元内的每个工作晶体管的电性、虚拟goa单元内的每个测试晶体管的电性以及初始goa单元内的初始晶体管的电性，确定goa单元内工作晶体管，从而可以快速对扫描驱动信号电路进行解析。

以上仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。