显示器像素和电子设备的制作方法

本申请要求2018年6月1日提交的美国专利申请no.15/996,366以及2017年8月17日提交的临时专利申请no.62/547,030的优先权，这些专利申请据此全文以引用方式并入本文。

本实用新型总体涉及电子设备，并且更具体地，涉及具有显示器的电子设备。

背景技术：

电子设备通常包括显示器。例如，蜂窝电话和便携式计算机包括用于向用户呈现信息的显示器。

显示器，诸如有机发光二极管显示器，具有基于发光二极管的显示器像素阵列。在这种类型的显示器中，每个显示器像素都包括发光二极管和薄膜晶体管，薄膜晶体管用于控制向发光二极管施加信号以产生光。

薄膜晶体管中的阈值电压变化可引起不期望的可见显示伪影。例如，阈值电压滞后可使白色像素依据上下文而以不同方式显示。帧中的白色像素，例如，如果其之前为一帧白色像素，则可被准确地显示，但如果其之前为一帧黑色像素，则可被不准确地显示(即，其可具有灰色外观)。显示器中显示器像素的光输出的这类历史依赖性行为使显示器表现出低响应时间。为解决与阈值电压变化相关联的问题，显示器诸如有机发光二极管显示器提供有阈值电压补偿电路。然而，此类电路可能不会充分地解决所有阈值电压变化，可能不会令人满意地改善响应时间，并且可能具有难以实现的设计。

技术实现要素：

电子设备可包括具有显示器像素阵列的显示器。显示器像素可以是有机发光二极管显示器像素。每个显示器像素可包括发光二极管，电源线路，数据线，初始化线路，具有源极端子和耦接至数据线的漏极端子的第一晶体管，具有漏极端子、栅极端子和耦接至第一晶体管的源极端子的源极端子的第二晶体管，耦接在第二晶体管的漏极端子和栅极端子之间的第三晶体管，耦接在电源线路和第二晶体管之间的第四晶体管，耦接在第二晶体管和发光二极管之间的第五晶体管，耦接在初始化线路和发光二极管之间的第六晶体管，以及串联耦接在第三晶体管和第六晶体管之间的存储电容器。

第三晶体管具有接收第一扫描信号的栅极端子。第六晶体管具有接收第一扫描信号的栅极端子。第一晶体管具有接收不同于第一扫描信号的第二扫描信号的栅极端子。第五晶体管具有接收第一发射信号的栅极端子。第四晶体管具有接收不同于第一发射信号的第二发射信号的栅极端子。

显示器像素可使用四阶段刷新方案刷新，四阶段刷新方案包括其间仅第一扫描信号和第二发射信号被断言的初始化阶段、其间仅第二扫描信号被断言的偏置应力阶段、其间仅第一扫描信号和第二扫描信号被断言的阈值电压取样和数据写入阶段，以及其间仅第一发射信号和第二发射信号被断言的发射阶段。在阈值电压取样和数据写入阶段之前执行偏置应力阶段可帮助减轻第二晶体管的阈值电压滞后，这可阻止第一帧变暗(例如，当像素正在从显示黑电平转换到白电平时，防止亮度显著变暗)。

这种类型的显示器像素可能也适合以低刷新率(例如，1hz、2hz等)操作，其中垂直消隐周期比数据刷新周期长至少十倍。可在垂直消隐周期期间插入多项阳极重置操作以帮助减少闪烁。额外的偏置应力操作可在垂直消隐周期期间与阳极重置操作一起执行，以帮助平衡晶体管应力。当显示器像素从黑色转换为白色(或从一个灰度转换到另一个灰度)时，可施加多项数据刷新和多项阳极重置(通过偏置应力)，以帮助提供更快的阈值电压稳定和改善的第一帧性能。也可使用脉宽调制(pwm)方案同时来回切换第一发射控制信号和第二发射控制信号以控制显示器的亮度，同时减少漏电。

附图说明

图1是根据一个实施方案的例示性显示器诸如具有有机发光二极管显示器像素阵列的有机发光二极管显示器的示意图。

图2是根据一个实施方案的例示性显示驱动器电路的电路图。

图3是根据一个实施方案的低刷新率显示驱动方案的示意图。

图4是根据一个实施方案的例示性有机发光二极管显示器像素的电路图。

图5是示出了根据一个实施方案的如何在阈值电压取样之前施加偏置应力的时序图。

图6a-图6d是示出了根据一个实施方案的图4的显示器像素在图5所示的四个不同阶段期间的配置的示意图。

图7是示出了根据一个实施方案的致使第一帧变暗的薄膜晶体管滞后效应的示意图。

图8a是示出了根据一个实施方案的在被延长的消隐周期期间如何执行一项或多项阳极重置操作的时序图。

图8b是示出了根据一个实施方案的相关信号在图8a中所示的阳极重置操作期间的行为的时序图。

图9a和图9b是示出了根据一个实施方案的图4的显示器像素在图8b所示的两个不同阶段期间的配置的示意图。

图10是示出了根据一个实施方案如何在被延长的消隐周期期间于阳极重置之前施加偏置应力的时序图。

图11a-图11d是示出了根据一个实施方案的图4的显示器像素在图10所示的不同阶段期间的配置的示意图。

图12是示出了根据一个实施方案的如何在多刷新驱动方案期间插入多项阳极重置和偏置应力操作以帮助减少第一帧变暗的示意图。

图13是示出了根据一个实施方案的如何同时来回切换第一发射信号和第二发射信号以在数据刷新阶段期间帮助减轻不良灰迹问题的时序图。

图14是示出了根据一个实施方案的如何仅在阳极重置阶段的第一pwm(脉宽调制)周期期间，使第一发射信号和第二发射信号可具有不同占空比以帮助最大限度减少漏电的时序图。

具体实施方式

电子设备中的显示器可提供有用于在显示器像素阵列上显示图像的驱动器电路。图1中示出了例示性显示器。如图1所示，显示器14可具有一个或多个层，诸如基板24。诸如基板24的层可由诸如平面玻璃层的材料的平面矩形层形成。显示器14可具有显示器像素22的阵列以用于为用户显示图像。显示器像素22的阵列可由基板24上的显示器像素结构的行和列形成。这些结构可包括薄膜晶体管，诸如多晶硅薄膜晶体管、半导体氧化物薄膜晶体管等。在显示器像素22的阵列中可以有任意适当数目的行和列(例如，十个或更多个、一百个或更多个，或者一千个或更多个)。

可以利用焊料或导电粘合剂将诸如显示驱动器集成电路16的显示驱动器电路耦接至诸如基板24上的金属迹线的导电路径。显示驱动器集成电路16(有时称为定时控制器芯片)可包含用于通过路径25与系统控制电路通信的通信电路。路径25可由柔性印刷电路上的迹线或其他缆线形成。系统控制电路可位于电子设备中的主逻辑板上，电子设备诸如为蜂窝电话、计算机、电视、机顶盒、媒体播放器、便携式电子设备、或正在使用显示器14的其他电子设备。在操作期间，系统控制电路可以为显示驱动器集成电路16提供与要经由路径25在显示器14上显示的图像有关的信息。为了在显示器像素22上显示图像，显示驱动器集成电路16可以向显示驱动器电路(诸如行驱动器电路18和列驱动器电路20)提供时钟信号和其他控制信号。行驱动器电路18和/或列驱动器电路20可由基板24上的一个或多个集成电路和/或一个或多个薄膜晶体管电路形成。

行驱动器电路18可以位于显示器14的左右边缘上，仅在显示器14的单个边缘上，或显示器14中的其他位置。在操作期间，行驱动器电路18可在水平线28(有时称为行线或“扫描”线)上提供行控制信号。因此，行驱动器电路18可有时称为扫描线驱动器电路。如果需要，行驱动器电路18还可用于提供其他行控制信号。

可使用列驱动器电路20向多个对应的垂直线26上提供来自显示驱动器集成电路16的数据信号d。列驱动器电路20有时可以称为数据线驱动器电路或源极驱动器电路。垂直线26有时称为数据线。在补偿操作期间，列驱动器电路20可使用路径诸如垂直线26来提供基准电压。在编程操作期间，利用线路26向显示器像素22中加载显示数据。

每一数据线26都与相应列的显示器像素22相关联。多组水平信号线28通过显示器14水平延伸。电源路径及其他线也可将信号提供至像素22。每组水平信号线28都与相应行的显示器像素22相关联。每行中的水平信号线的数目可由被水平信号线独立控制的显示器像素22中的晶体管数目决定。不同配置的显示器像素可由不同数目的控制线、数据线、电源线路等来操作。

行驱动器电路18可以断言显示器14中的行线28上的控制信号。例如，驱动器电路18可从显示驱动器集成电路16接收时钟信号和其他控制信号，并可响应于所接收的信号断言每行显示器像素22中的控制信号。可以依次处理显示器像素22的行，针对每帧图像数据的处理开始于显示器像素阵列的顶部，并结束于阵列的底部(作为一个示例)。在行中的扫描线正在被断言时，由电路16提供给列驱动器电路20的控制信号和数据信号指示电路20对关联的数据信号d解复用并驱动到数据线26上，从而将利用出现在数据线d上的显示数据来对行中的显示器像素进行编程。显示器像素然后能够显示加载的显示数据。

列驱动器电路20可输出数据线信号，数据线信号包含用于诸如红色、绿色和蓝色沟道(参见例如图2)的多个颜色沟道的灰度级信息。解复用电路54可将此数据线信号解复用成相应数据线48上的相应r、g和b数据线信号。如图2的示例中所示，显示解复用器控制电路诸如列电路20中的显示解复用器控制电路58，可用于将数据线解复用器控制信号r、g、和b(在此例中对应于红色、绿色和蓝色沟道)供应至解复用晶体管60的栅极端子。数据线驱动器62可在数据线路径64上产生数据线输出信号so1、so2……(有时称为源输出信号)。源输出信号包含用于所有三种颜色(即，红色、蓝色和绿色)的图像像素的模拟像素数据。施加于解复用晶体管60的栅极的控制信号以将红色沟道信息自源输出信号路由至红色数据线rdl、将绿色沟道信息自源输出信号路由至绿色数据线gdl并且将蓝色沟道信息自源输出信号路由至蓝色数据线bdl的模式开启和关闭晶体管60。

可选加载电路66可使用插入线54内的一个或多个分立部件(例如，电容器、电感器和电阻器)来实现，或者可使用形成线54的结构中的一些或全部以分布式方式来实现。可选加载电路66和/或列驱动器电路20中的电路(例如，电路58)可用于控制解复用控制信号r、g和b的形状。诸如这些的信号整形技术可用于平滑显示器控制信号脉冲(诸如解复用器控制信号脉冲)，并且从而减少谐波信号产生和射频干扰。

在有机发光二极管显示器诸如显示器14中，每个显示器像素包含用于发射光的相应有机发光二极管。驱动晶体管控制从有机发光二极管输出的光量。显示器像素中的控制电路被配置为执行阈值电压补偿操作，使得来自有机发光二极管的输出信号的强度与加载到显示器像素中的数据信号的大小成比例，而与驱动晶体管的阈值电压无关。

显示器14可被配置为支持低刷新率操作。使用相对低的刷新率(例如，1hz、2hz的刷新率或其他合适的低速率)操作显示器14可适用于输出为静态或几乎静态的内容的应用和/或需要最小功率消耗的应用。图3是根据一个实施方案的低刷新率显示驱动方案的示意图。如图3所示，显示器14可另选地在短数据刷新阶段(如周期t_refresh所指示的)和被延长的垂直消隐阶段(如周期t_blank所指示的)之间。作为一个示例，根据60hz的数据刷新操作，每个数据刷新周期t_refresh可为大约16.67毫秒(ms)，而每个垂直消隐周期t_blank可为大约1秒，使得显示器14的总体刷新率降低至1hz。按此方式配置，t_blank可被调节以调谐显示器14的总体刷新率。例如，如果将t_blank的持续时间调谐为半秒，则总体刷新率将增加至大约2hz。在本文所述的实施方案中，t_blank的持续时间可比t_refresh(作为示例)的持续时间长至少两倍、至少十倍、至少30倍或至少60倍。

图4中示出了显示器14中可用于支持低刷新率操作的例示性有机发光二极管显示器像素22的示意图。如图4中所示，显示器像素22可包括存储电容器cst和晶体管，诸如n型(即，n沟道)晶体管t1、t2、t2、t3、t4、t5和t6。像素22的晶体管可以是由半导体诸如硅(例如，使用低温工艺沉积的多晶硅，有时被称为ltps或低温多晶硅)、半导体氧化物(例如，氧化铟镓锌(igzo))等形成的薄膜晶体管。

在一种合适的布置中，晶体管t3可被实现为半导体氧化物晶体管，而其余晶体管t1、t2和t4-t6为硅晶体管。半导体氧化物晶体管表现出相对于硅晶体管更低的漏电性，因此将晶体管t3实现为半导体氧化物晶体管将有助于在低刷新率下减少闪烁(例如通过t3阻止电流泄漏)。

在另一种合适的布置中，晶体管t3和t6可被实现为半导体氧化物晶体管，而其余晶体管t1、t2、t4和t5为硅晶体管。由于晶体管t3和t6两者都是由信号scan1控制的，因此将它们形成为相同的晶体管类型可帮助简化制造。

在另一种合适的布置中，晶体管t3、t6还有t2可被实现为半导体氧化物晶体管，而其余晶体管t1、t4和t5为硅晶体管。晶体管t2用作驱动晶体管，并且具有对像素22的发射电流至关重要的阈值电压。如下文结合至少图7所述，驱动晶体管的阈值电压可能发生滞后。因此，将驱动晶体管形成为顶栅半导体氧化物晶体管可有助于减少滞后(例如，顶栅igzo晶体管发生的vth滞后少于硅晶体管)。如果需要，所有晶体管t1-t6均可为半导体氧化物晶体管。此外，晶体管t1-t6中的任何一个或多个可为p型(即p沟道)薄膜晶体管。

显示器像素22可包括发光二极管304。正电源电压vddel可供应至正电源端子300，并且接地电源电压vssel(例如，0伏特或其他合适的电压)可供应至接地电源端子302。驱动晶体管t2的状态控制通过二极管304从端子300流至端子302的电流的量，并且因此控制来自显示器像素22的发射光306的量。二极管304可具有相关联的寄生电容coled(未示出)。

端子308用于提供初始化电压vini(例如，诸如-1v或-2v的负电压或其他合适的电压)，以在二极管304未使用时帮助关闭二极管304。来自诸如图1的行驱动器电路18的显示驱动器电路的控制信号被提供至控制端子，诸如端子312、313、314和315。端子312和313可分别用作第一扫描控制端子和第二扫描控制端子，而端子314和315可分别用作第一发射控制端子和第二发射控制端子。扫描控制信号scan1和scan2可分别施加于扫描端子312和313。发射控制信号em1和em2可分别供应至端子314和315。诸如数据信号端子310的数据输入端子耦接至图1所示的相应数据线26，以接收用于显示器像素22的图像数据。

在图4的示例中，晶体管t4、t2、t5和二极管304可串联耦接在电源端子300和302之间。具体地讲，晶体管t4可具有耦接至正电源端子300的漏极端子、接收发射控制信号em2的栅极端子，以及源极端子(标记为node1)。术语晶体管的“源极”端子和“漏极”端子有时可互换使用，并且因此在本文中可能会被称为“源极-漏极”端子。驱动晶体管t2可具有栅极端子(标记为node2)、源极端子(标记为node3)和耦接至node1的漏极端子。晶体管t5可具有耦接至node3的漏极端子、接收发射控制信号em1的栅极端子，以及通过二极管304耦接至接地电源端子302的源极端子(标记为node4)。

晶体管t3、电容器cst和晶体管t6可串联耦接在node1和电源端子308之间。晶体管t3可具有耦接至node1的漏极端子、接收扫描控制信号scan1的栅极端子，以及耦接至node2的源极端子。存储电容器cst可具有耦接至node2的第一端子和耦接至node4的第二端子。晶体管t6可具有耦接至node4的漏极端子、接收扫描控制信号scan1的栅极端子，以及通过端子308接收电压vini的源极端子。晶体管t1可具有通过端子310接收数据线信号dl的漏极端子、接收扫描控制信号scan2的栅极端子，以及耦接至node3的源极端子。按此方式连接，信号em2可被断言以启用晶体管t4。信号em1可被断言以激活晶体管t5；信号scan2可被断言以打开晶体管t1。以及信号scan1可被断言以切换为使用晶体管t3和t6。

在数据刷新周期期间，显示器像素22可在至少四个阶段操作：(1)重置/初始化阶段、(2)偏置应力阶段、(3)阈值电压取样和数据写入阶段，以及(4)发射阶段。图5是示出了在数据刷新操作的四个阶段期间可被施加于显示器像素22的相关信号波形的时序图。

在时间t1(在初始化阶段开始时)，信号scan1可以被高脉冲化，并且信号em1可在信号scan2为低且信号em2为高的同时被解除断言(例如，被推低)。图6a示出了像素22在这段时间期间的配置。如图6a所示，只有晶体管t3、t4和t6被打开(因为信号scan1和em2被断言)，因此电容器cst的第一端子被充电至vddel，并且电容器cst的第二端子被拉低至vini。在初始化阶段期间，跨电容器cst的电压因此被重置为预先确定的电压差(vddel-vini)。node3也可被充电高至(vddel-vth2)，其中vth2为晶体管t2的阈值电压。

在时间t2，信号scan1下降，信号scan2被断言(例如，被推高)，并且信号em2被解除断言(例如，被推低)，这表示初始化阶段的结束和偏置应力阶段的开始。图6b示出了像素22在这段时间期间的配置。如图6b所示，只有晶体管t1和t2被打开(因为在初始化阶段期间，信号scan2为高并且node2被充电)。按此方式配置后，node2保持在vddel，并且node3将使用晶体管t1偏置到vdata。换句话讲，晶体管t2的栅极到源极电压vgs将被设置为(vddel-vdata)。在任何阈值电压取样之前，vdata被至少部分地施加到晶体管t2。

在时间t3，信号scan1高脉冲化，这表示偏置应力阶段的结束以及阈值电压vth取样和数据写入阶段的开始。图6c示出了像素22在这段时间期间的配置。如图6c所示，只有晶体管t1、t2和t6被打开(因为信号scan1和scan2被断言)。按此方式配置，node1和node2将从vddel拉低至(vdata+vth2)，同时node3被设置为vdata。换句话讲，晶体管t2的栅极到源极电压vgs将被设置为vth2(即vdata+vth2-vdata，其中vdata被抵消)。跨电容器cst的电压为(vdata+vth2-vini)。在时间t4，scan1和scan2都被解除断言，这表示阈值电压和数据写入阶段的结束。

在时间t5，信号em1和em2被断言，这表示发射阶段的开始。图6d示出了像素22在这段时间期间的配置。如图6d所示，晶体管t2、t4和t5被打开以允许发射电流650流过二极管304。晶体管t2的栅极到源极电压vgs将由跨之前在数据写入阶段被设置为(vdata+vth2-vini)的存储电容器cst的电压来设置。由于发射电流650与(vgs-vth2)成比例，因此发射电流650将与vth2无关，因为vth2在从(vdata+vth2-vini)中减去vth2时被抵消。

在某些情况下，阈值电压vth2可移位，诸如当显示器14从黑色图像转换到白色图像时或者从一个灰度转换到另一个灰度时。vth2中的这一移位(有时在本文称为薄膜晶体管“滞后”)可致使亮度降低，这也称为“第一帧变暗”。tft滞后在图7中示出。如图7所示，曲线700将饱和电流id波形表示为用于黑色帧的晶体管t2的vgs的函数，而曲线704将目标id波形表示为用于白色帧的晶体管t2的vgs的函数。在不执行偏置应力的情况下，取样的vth’对应于黑色帧，并且因此将从目标曲线702偏离相当大的边距。通过执行偏置应力，取样的vth”将对应于vdata，并且因此将更加接近目标曲线702(参见通过施加偏置应力实现的曲线702)。在取样vth2之前，执行偏置应力阶段以通过vdata偏置晶体管t2的vgs，可因此有助于减轻滞后并阻止第一帧变暗。

在低刷新率下操作显示器14时可能出现的另一个问题是仅在数据刷新周期期间来回切换发射电流。图8a示出了显示亮度作为时间的函数。如图8a所示，在数据刷新周期t_refresh期间，亮度可能会发生骤降800。亮度骤降800是由于顺序关闭然后打开晶体管t4导致的，诸如在图5以及图6a-图6d中示出的四个阶段期间。在1hz下发生亮度骤降800可导致用户感觉到明显闪烁。

为了消除闪烁，可在垂直消隐周期t_blank期间插入额外的亮度骤降802。在图8a的示例中，插入三个额外骤降802，这仅是例示性的。一般来讲，可在被延长的消隐周期t_blank期间产生至少10个骤降、至少100个骤降或超过100个骤降。通过人工和有意以更高频率生成亮度骤降，人眼看到的闪烁就变得不太明显。

消隐周期期间的骤降802可通过在阳极重置阶段和发射阶段之间交替产生。图8b是示出了相关信号在阳极重置阶段和发射阶段期间的行为的时序图。在时间t1，信号scan2可以被高脉冲化，并且信号em2可在信号scan1保持低状态且信号em1保持高状态的同时被解除断言(例如，em2可被推低)。图9a示出了像素22在这段时间期间的配置。如图9a所示，晶体管t1和t5被打开(因为信号scan2和em1被断言)，因此node4(这是二极管304的阳极)将通过晶体管900重置为电压vp。数据信号可在消隐间隙期间停留或保持在电压vp处。例如，电压vp可处于vssel、2v或者vssel和2v之间的任何数据电压电平。源驱动器62(也参见图2)将在这段时间期间被去激活。晶体管t4被关闭，因此在阳极重置阶段期间没有发射电流可流动。在时间t2，信号scan2被推低，这标志着阳极重置阶段的结束。

在时间t3，信号em2被断言(例如，em2被推高)，这会重新激活晶体管t4。图9b示出了像素22在这段时间期间的配置。如图9b所示，晶体管t2、t4和t5全部被打开，因而发射电流950将流过二极管304。发射电流950将继续流动，直到在时间t4处发生的下一个阳极重置阶段。因此，t3至t4的时间段描绘了发射阶段。图8b的示意图未按比例绘制。一般来讲，发射阶段可能长于阳极重置阶段。发射阶段也可能比阳极重置阶段短。阳极重置操作可根据需要频繁执行(例如，根据需要在垂直消隐周期期间产生尽可能多的亮度骤降802)，以帮助减少低刷新率闪烁或将低刷新率闪烁降至最低。

由于偏置应力在数据刷新周期期间施加，因此在垂直消隐周期期间也可施加偏置应力，以帮助在偏置像素晶体管方面保持平衡。图10是示出了如何在垂直消隐周期期间于阳极重置阶段之前插入偏置应力阶段的时序图(例如图10通过在阳极重置阶段即将开始之前插入偏置应力阶段扩展了图9a-图9b)。图11a-图11d示出了像素22在图10所示的各个操作阶段期间的配置。具体地讲，图11a和图11d示出了由于与结合图6d和图9b描述的发射阶段相同而无需迭代的发射阶段。

如图10所示，信号em1可在时间t1之前被解除断言，这使得像素22为偏置应力做准备。在时间t1，信号scan2被断言，标志着偏置应力阶段的开始。图11b示出了像素22在这段时间期间的配置。如图11b所示，只有晶体管t1和t2被打开。按此方式配置后，node3将使用晶体管t1偏置到vdata。

在时间t2，信号em1被断言(例如，em1被推高)以打开晶体管t5，这标志着偏置应力阶段的结束和阳极重置阶段的开始。图11c示出了像素22在这段时间期间的配置。如图11c所示，晶体管t1和t5两者都被打开，因此二极管阳极端子node4被重置为vdata。在时间t3，信号scan2被解除断言以标示阳极重置阶段的结束。从时间t4到t5，发射信号em1和em2都被推高以允许发射电流流动。一般来讲，在被延长的垂直消隐周期期间，可在执行任何数目的阳极重置操作的同时或者即将执行此类操作之前执行偏置应力阶段，以帮助复制和镜像显示器14整个操作期间的偏置应力。

根据另一个合适的实施方案，当显示器14从黑帧转换到白帧(或通常，当显示器14从一个灰度转换到另一个灰度时)时，可执行多项数据刷新操作和多项阳极重置操作。图12是示出了如何在多刷新驱动方案期间插入多项阳极重置和偏置应力操作以帮助减少第一帧变暗的示意图。顶部波形示出了当从黑帧转换到白帧时，驱动晶体管t2的阈值电压会如何变化。底部波形示出了当从黑帧转换到白帧时，显示器14的亮度会如何由于执行多项数据刷新和/或阳极重置而改变。

在图12的示例中，至少两个数据刷新可在30hz下执行(例如，在时间t1和t3)。在时间t1和t3中的每一个时间，图5以及图6a-图6d的四个阶段都可执行。实线曲线1202和1206分别示出了仅执行两个数据刷新时的阈值电压跟踪和亮度行为。执行多于一次的数据刷新能够増强vth跟踪，从而形成可最大限度减少第一帧变暗的更好的亮度反应。

除了多刷新操作之外，可在60hz(例如，在时间t1、t2、t3、t4和t5)下执行额外的阳极重置加偏置应力操作。阳极重置速率可大于多刷新率。在这些时间中的每一个(如图12中“x”所指示的)期间，可如图10、图11a-图11d中所示施加偏置应力和阳极重置。虚线曲线1204和1208分别示出了在执行30hz数据刷新和60hz阳极重置加偏置应力时的阈值电压跟踪和亮度行为。如曲线1204所示，vth跟踪通过施加的额外偏置应力得到进一步改善，这有助于实现更快的vth稳定。如曲线1208所示，时间t3处的亮度更接近目标水平，从而提供更好的第一帧性能。

图12的其中阳极重置速率为多刷新率两倍的示例仅仅是例示性的。在另一种合适的布置中，阳极重置速率可为多刷新率的三倍。按此方式配置，在每个连续数据刷新阶段之间増加偏置应力的频率，这可提供更快的vth稳定并且进一步改善第一帧性能。在其他合适的布置中，阳极重置可为数据刷新率的任何整数倍(例如，至少大四倍、至少大八倍、大于十倍等)。

通常，在发射阶段期间，显示器14的亮度可经由脉宽调制(pwm)来调节。在常规的显示驱动方案中，信号em2被反复脉冲化并且具有可调节以控制亮度的占空比，同时信号em1保持高状态而不来回切换。如果信号em1保持高(其打开晶体管t5)，则过量电流可能通过晶体管t5泄漏，从而导致较差的黑电平。为了减轻这一问题，可同时来回切换信号em1和em2并且彼此同步。

图13是示出了如何使em1和em2脉冲1300具有相同的占空比并且彼此同步的时序图。在em2关闭晶体管t5的同时对em1解除断言，从而切断泄漏电流路径(例如，当em1和em2均处于低状态时，从node1到二极管没有直流路径)。可以调谐脉冲数和脉冲宽度以输出显示器的期望的亮度水平。图5还有图12(如果支持多刷新方案)中示出了时间段1350的细节。

发射信号em1和em2在阳极重置阶段期间的行为可能也类似。在阳极重置阶段期间，信号em1必须被断言较长一段时间(参见例如图8b)。如图13所示，信号em1大体上可能在四分之一的整个阳极重置周期(例如，在第一pwm周期期间)内保持高状态。对于剩余的四分之三的阳极重置周期，可一起来回切换信号em1和em2。

图14示出了在每个阳极重置周期开始时的时间段1352的细节。如图14所示，信号em1和em2在时间t1被同时断言(例如em1和em2被推高)。在时间t2，信号em1和em2被同时解除断言并且信号scan2被高脉冲化。从t2到t3的这段时间期间，vdata将被偏置到低电压，并且node1和node3两者随后将通过晶体管t1放电至低电压。此操作类似于结合图5以及图6a-图6d中描述的偏置应力操作。通过晶体管t1使node1和node3放电，即使信号em1随后升高(在时间t3)，从node1到二极管也不再有电荷泄漏。因此，t2和t3之间的时间段有时被称为放电时间段t_discharge。如上文所述，对于剩余的阳极重置周期而言，信号em1和em2具有相同的占空比，因此从node1到二极管之间也不存在直流路径。

结合图5、图6a-图6d、图7、图8a-图8b、图9a-图9b、图10、图11a-图11d、图12、图13以及图14描述的用于操作显示器14的各种方式并不相互排斥，并且可在单个实施方案中相互结合使用以帮助减少闪烁，改善第一帧性能，并改善针对低刷新率显示器的更好的黑电平。

根据一个实施方案，提供了显示器像素，显示器像素包括发光二极管，电源线路，数据线，初始化线路，具有源极端子和耦接至数据线的漏极端子的第一晶体管，具有漏极端子、栅极端子和耦接至第一晶体管的源极端子的源极端子的第二晶体管，耦接在第二晶体管的漏极端子和栅极端子之间的第三晶体管，耦接在电源线路和第二晶体管之间的第四晶体管，耦接在第二晶体管和发光二极管之间的第五晶体管，以及耦接在初始化线路和发光二极管之间的第六晶体管，在偏置应力阶段期间只有第一晶体管被打开以减轻第二晶体管的阈值电压滞后。

根据另一个实施方案，第三晶体管具有接收第一扫描信号的栅极端子，第六晶体管具有接收第一扫描信号的栅极端子，第一晶体管具有接收不同于第一扫描信号的第二扫描信号的栅极端子，第五晶体管具有接收第一发射信号的栅极端子，并且第四晶体管具有接收不同于第一发射信号的第二发射信号的栅极端子。

根据另一个实施方案，在偏置应力阶段期间，只有第二扫描信号被断言，而第一扫描信号、第一发射信号和第二发射信号被解除断言。

根据另一个实施方案，初始化阶段在偏置应力阶段之前，在该初始化阶段期间只有第一扫描信号和第二发射信号被断言。

根据另一个实施方案，阈值电压取样和数据写入阶段紧接在偏置应力阶段之后，并且在阈值电压取样和数据写入阶段期间，只有第一扫描信号和第二扫描信号被断言。

根据另一个实施方案，偏置应力阶段、初始化阶段以及阈值电压取样和数据写入阶段在数据刷新周期期间被执行，消隐周期接在数据刷新周期之后，消隐周期比数据刷新周期长至少十倍，并且在消隐周期期间执行多项阳极重置操作以减少闪烁。

根据另一个实施方案，在多项阳极重置操作的每一项期间，只有第二扫描信号和第一发射信号被断言。

根据另一个实施方案，在多项阳极重置操作中的每一项之前施加额外的偏置应力阶段，以提供平衡的晶体管应力，并且在额外的偏置应力阶段期间，只有第二扫描信号被断言。

根据一个实施方案，提供了一种操作显示器像素的方法，显示器像素包括发光二极管，电源线路，数据线，初始化线路，具有源极端子和耦接至数据线的漏极端子的第一晶体管，具有漏极端子、栅极端子和耦接至第一晶体管的源极端子的源极端子的第二晶体管，耦接在第二晶体管的漏极端子和栅极端子之间的第三晶体管，耦接在电源线路和第二晶体管之间的第四晶体管，耦接在第二晶体管和发光二极管之间的第五晶体管，以及耦接在初始化线路和发光二极管之间的第六晶体管。这种操作显示器像素的方法包括在低于30hz的总体刷新率下操作显示器像素，以及在显示器像素从显示黑色转换为显示白色时，执行多偏置应力操作以减轻第二晶体管的阈值电压滞后，其中在偏置应力操作期间只有第一晶体管被打开。

根据另一个实施方案，该方法包括向第三晶体管的栅极端子和第六晶体管的栅极端子提供第一扫描信号，向第一晶体管的栅极端子提供第二扫描信号，向第五晶体管的栅极端子提供第一发射信号，以及向第四晶体管的栅极端子提供第二发射信号。

根据另一个实施方案，该方法包括在显示器像素从显示黑色转换为显示白色时，执行阳极重置操作连同偏置应力操作，在阳极重置操作的每一项期间只有第二扫描信号和第一发射信号被推高。

根据另一个实施方案，该方法包括在显示器像素从显示黑色转换为显示白色时，以第一速率执行多项数据刷新操作，以大于第一速率的第二速率形成阳极重置操作。

根据另一个实施方案，执行数据刷新操作包括通过仅推高第一扫描信号和第二发射信号来执行初始化阶段，通过仅推高第二扫描信号来执行偏置应力阶段，通过仅推高第一扫描信号和第二扫描信号来执行阈值电压取样和数据写入阶段，以及通过仅推高第一发射信号和第二发射信号来执行发射阶段。

根据另一个实施方案，该方法包括在垂直消隐周期期间，执行多项阳极重置操作以减少闪烁，其中在多项阳极重置操作中的每一项期间只有第二扫描信号和第一发射信号被断言。

根据另一个实施方案，该方法包括在多项阳极重置操作中的每一项之前施加额外的偏置应力操作，以提供平衡的晶体管应力，在额外的偏置应力阶段期间只有第二扫描信号被断言。

根据一个实施方案，提供了显示器像素，显示器像素包括发光二极管，电源线路，数据线，初始化线路，具有源极端子和耦接至数据线的漏极端子的第一晶体管，具有漏极端子、栅极端子和耦接至第一晶体管的源极端子的源极端子的第二晶体管，耦接在第二晶体管的漏极端子和栅极端子之间的第三晶体管，耦接在电源线路和第二晶体管之间的第四晶体管，耦接在第二晶体管和发光二极管之间的第五晶体管，耦接在初始化线路和发光二极管之间的第六晶体管，第五晶体管具有接收第一发射信号的栅极端子，第四晶体管具有接收第二发射信号的栅极端子，并且使用脉宽调制(pwm)方案来同时来回切换第一发射信号和第二发射信号，以控制显示器像素的亮度。

根据另一个实施方案，在一个脉宽调制周期期间，第一发射信号被推高而第二发射信号被推低以执行阳极重置，并且在阳极重置期间只有第一发射信号被推高。

根据另一个实施方案，第三晶体管和第六晶体管具有接收第一扫描信号的栅极端子，第一晶体管具有接收第二扫描信号的栅极端子，并且阳极重置后接放电阶段，在放电阶段期间只有第二扫描信号被高脉冲化以使显示器像素放电并减少漏电。

根据另一个实施方案，在偏置应力阶段只有第二扫描信号被推高以减轻第二晶体管的阈值电压滞后。

根据另一个实施方案，在消隐周期期间执行多项阳极重置操作以减少闪烁。

根据另一个实施方案，第三晶体管为半导体氧化物晶体管，并且第一晶体管、第二晶体管、第四晶体管、第五晶体管和第六晶体管为硅晶体管。

根据另一个实施方案，第三晶体管和第六晶体管为半导体氧化物晶体管，并且第一晶体管、第二晶体管、第四晶体管和第五晶体管为硅晶体管。

根据另一个实施方案，第二晶体管、第三晶体管和第六晶体管为半导体氧化物晶体管，并且第一晶体管、第四晶体管和第五晶体管为硅晶体管。

根据另一个实施方案，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管为半导体氧化物晶体管。

前述内容仅为例示性的并且可对所述实施方案作出各种修改。前述实施方案可单独实施或可以任意组合实施。