扫描驱动器的制作方法

本申请要求2018年3月26日提交的韩国专利申请第10-2018-0034480号的优先权及其权益，该韩国专利申请出于所有目的通过引用并入本文，如同在本文中充分地阐述一样。

示例性实施例一般涉及扫描驱动器。

背景技术：

随着信息技术的发展，作为用户与信息之间的连接媒介的显示设备的重要性增加。因此，诸如液晶显示设备、有机发光显示设备和等离子体显示设备等的显示设备被越来越多地使用。

显示设备将数据电压分别写入像素，并使每个像素发光。每个像素发射具有与写入的数据电压相对应的亮度的光。显示图像可以由像素的发光组合组成，并且可以至少部分地通过扫描驱动器的操作来管理。扫描驱动器产生扫描信号，用于确定数据电压要被写入哪个像素。像素被布置在显示区域中，并且扫描驱动器通常被布置在显示区域外部的非显示区域中。由于扫描驱动器的电路结构在视觉上被用户识别是不可取的，因此扫描驱动器可以覆盖有边框。然而，注意到，减小扫描驱动器的面积对于构成具有窄边框的显示设备可能是必要的。

在该部分公开的上述信息仅用于对本发明构思的背景的理解，并且因此可能包含不构成现有技术的信息。

技术实现要素：

与传统的扫描驱动器相比，一些示例性实施例提供了能够改善驱动特性并减小占用面积的扫描驱动器。

附加方面将在下面的具体实施方式中阐述并且部分地将从本公开显而易见，或者可以通过本发明构思的实践来领会。

根据一些示例性实施例，扫描驱动器包括级电路。级电路中的每个包括第一电路至第四电路以及第一电容器。第一电路包括连接到第一节点的控制端子。第一电路被配置为根据控制信号选择性地将前一级电路的前一扫描线与第二节点连接或断开。第二电路包括连接到时钟信号线的控制端子。第二电路被配置为根据控制信号选择性地将第一电力电压线和第二电力电压线中的一条连接到第一节点。第三电路包括连接到第二节点的控制端子。第三电路被配置为根据控制信号选择性地将第一节点和第二电力电压线中的一个连接到第三节点。第四电路包括连接到第三节点的控制端子。第四电路被配置为根据控制信号选择性地将第一电力电压线和第二电力电压线中的一条连接到当前扫描线。第一电容器连接第三电路的控制端子和第二电力电压线。

在一些示例性实施例中，第一电路可以进一步包括：第一晶体管，包括连接到前一扫描线的一个电极、连接到第二节点的另一电极以及连接到第一节点的栅电极；以及第二晶体管，包括连接到前一扫描线的一个电极、连接到第二节点的另一电极以及连接到时钟信号线的栅电极。

在一些示例性实施例中，第二电路可以进一步包括：第三晶体管，包括连接到第一电力电压线的一个电极、连接到第一节点的另一电极以及连接到时钟信号线的栅电极；以及第四晶体管，包括连接到第二电力电压线的一个电极、连接到第一节点的另一电极以及连接到时钟信号线的栅电极。

在一些示例性实施例中，第三电路可以进一步包括：第五晶体管，包括连接到第一节点的一个电极、连接到第三节点的另一电极以及连接到第二节点的栅电极；以及第六晶体管，包括连接到第二电力电压线的一个电极、连接到第三节点的另一电极以及连接到第二节点的栅电极。

在一些示例性实施例中，第四电路可以进一步包括：第七晶体管，包括连接到第一电力电压线的一个电极、连接到当前扫描线的另一电极以及连接到第三节点的栅电极；以及第八晶体管，包括连接到第二电力电压线的一个电极、连接到当前扫描线的另一电极以及连接到第三节点的栅电极。

在一些示例性实施例中，级电路中的每个可以进一步包括第五电路，第五电路包括连接到当前扫描线的控制端子。第五电路可以被配置为根据控制信号选择性地将第一电力电压线和第二电力电压线中的一条连接到当前反向扫描线。

在一些示例性实施例中，第五电路可以进一步包括：第九晶体管，包括连接到第一电力电压线的一个电极、连接到当前反向扫描线的另一电极以及连接到当前扫描线的栅电极；以及第十晶体管，包括连接到第二电力电压线的一个电极、连接到当前反向扫描线的另一电极以及连接到当前扫描线的栅电极。

在一些示例性实施例中，级电路可以排列在第一方向上；时钟信号线、第一电力电压线和第二电力电压线可以在第一方向上延伸，并且可以被分支并连接到级电路中的每个级电路；并且第一电路可以从第一电力电压线沿第二方向布置，第二方向与第一方向相交。

在一些示例性实施例中，第二电路可以从第一电路沿第一方向布置。

在一些示例性实施例中，第一电容器可以从第二电路沿第二方向布置。

在一些示例性实施例中，第三电路可以连接到第二电路，使得第三电路和第二电路在平面图中围绕第一电容器。

在一些示例性实施例中，第四电路可以从第三电路沿第二方向布置。

在一些示例性实施例中，第五电路可以从第四电路沿第二方向布置。

在一些示例性实施例中，第一晶体管可以从第二晶体管沿第二方向布置。

在一些示例性实施例中，第四晶体管可以从第三晶体管沿第一方向布置。

在一些示例性实施例中，第六晶体管可以从第五晶体管沿第一方向布置。

在一些示例性实施例中，第七晶体管可以从第八晶体管沿第二方向布置。

在一些示例性实施例中，第九晶体管可以从第十晶体管沿第二方向布置。

在一些示例性实施例中，级电路、时钟信号线、第一电力电压线和第二电力电压线中的每个可以包括半导体层、第一栅电极层、第二栅电极层和源/漏电极层中的至少一个的至少一部分。

在一些示例性实施例中，时钟信号线、第一电力电压线和第二电力电压线中的每个可以包括源/漏电极层的至少一部分。

在一些示例性实施例中，第一晶体管至第十晶体管中的每个晶体管的一个电极和另一电极可以包括源/漏电极层的至少一部分，第一晶体管至第十晶体管中的每个晶体管的栅电极可以包括第一栅电极层的至少一部分；并且第一晶体管至第十晶体管中的每个晶体管的沟道可以包括半导体层的至少一部分。

在一些示例性实施例中，第一电容器可以包括第一栅电极层的至少一部分和第二栅电极层的至少一部分。

在一些示例性实施例中，第二节点可以包括第二栅电极层的至少一部分。

在一些示例性实施例中，第二电力电压线可以使用第二栅电极层连接到级电路中的每个级电路。

前述概括描述和下面的具体描述是示例性和说明性的，并且旨在提供所要求保护的主题的进一步说明。

附图说明

包含附图来提供本发明构思的进一步理解并且附图包含在本说明书中且构成本说明书的一部分，附图图示本发明构思的示例性实施例并且与说明书一起用来解释本发明构思的原理。

图1是图示根据一些示例性实施例的显示设备的图。

图2是图示根据一些示例性实施例的图1的显示设备的扫描驱动器的图。

图3是图示根据一些示例性实施例的图2的扫描驱动器的级电路的图。

图4至图8是图示根据一些示例性实施例的图3的级电路的驱动方法的图。

图9是图示根据一些示例性实施例的图1的显示设备的像素的图。

图10是图示根据一些示例性实施例的图9的像素的驱动方法的图。

图11是图示根据一些示例性实施例的显示设备的图。

图12是图示根据一些示例性实施例的图11的显示设备的扫描驱动器的图。

图13是图示根据一些示例性实施例的图12的扫描驱动器的级电路的图。

图14是图示根据一些示例性实施例的图13的级电路的驱动方法的图。

图15是图示根据一些示例性实施例的图11的显示设备的像素的图。

图16是图示根据一些示例性实施例的图15的像素的驱动方法的图。

图17是图示根据一些示例性实施例的显示设备的堆叠结构的图。

图18是图示根据一些示例性实施例的图13的级电路的示例性布局的图。

图19是图示根据一些示例性实施例的图15的像素的示例性布局的图。

具体实施方式

在下面的描述中，为了解释的目的，阐述了许多具体细节以便提供对各种示例性实施例的透彻理解。然而，显而易见的是，可以在没有这些具体细节或具有一个或多个等效布置的情况下来实践各种示例性实施例。在其他实例中，以框图形式示出了公知的结构和设备，以免不必要地混淆各种示例性实施例。此外，各种示例性实施例可以不同，但不必是排他性的。例如，在不脱离本发明构思的情况下，一个示例性实施例的具体形状、配置和特性可以在另一示例性实施例中加以使用或实现。

除非另有规定，否则示出的示例性实施例将被理解为提供一些示例性实施例的不同细节的示例性特征。因此，除非另外指明，否则在不脱离本发明构思的情况下，各种图示的特征、部件、模块、层、膜、面板、区域、方面等(在下文中单独地或共同地称为“元件”)可以以其他方式组合、分离、互换和/或重新布置。

在附图中交叉影线和/或阴影的使用通常被提供用以使相邻元件之间的边界清晰。因此，除非有规定，否则无论是交叉影线或阴影的存在还是不存在均不传达或者指示对特定材料、材料性质、尺寸、比例、示出元件之间的共性和/或元件的任何其他特征、属性、性质等的任何偏好或需求。此外，在附图中，为了清楚和/或描述性目的，元件的尺寸和相对尺寸可能被夸大。这样，相应元件的尺寸和相对尺寸不必局限于附图中所示的尺寸和相对尺寸。当可以不同地实现示例性实施例时，可以不同于所描述的顺序来执行特定的处理顺序。例如，两个连续描述的处理可以被大致上同时地执行或者以与所描述的顺序相反的顺序来执行。此外，相同的附图标记指代相同的元件。

当一个元件被称为在另一元件“上”、“连接到”或“耦接到”另一元件时，它可以直接在另一元件上、直接连接到或耦接到另一元件，或者可以存在中间元件。然而，当一个元件被称为“直接”在另一元件“上”、“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。用于描述元件之间的关系的其他术语和/或短语应该以类似的方式解释，例如，“在……之间”对“直接在……之间”，“相邻”对“直接相邻”，“在……上”对“直接在……上”等。此外，术语“连接”可以指物理、电气和/或流体连接。此外，d1轴和d2轴不限于直角坐标系的两个轴，而是可以以更广泛的意义解释。例如，d1轴和d2轴可以是相互垂直的，或者可表示不相互垂直的不同方向。为了本公开的目的，“x、y和z中的至少一个”和“从由x、y和z构成的组中选择出的至少一个”可以被解释为仅x、仅y、仅z、或x、y、和z中的两个或更多个的任意组合，诸如，例如，xyz、xyy、yz和zz。如本文所使用的，术语“和/或”包括相关联的所列项目中的一个或多个的任意和所有的组合。

尽管在本文中可以使用术语“第一”、“第二”等来描述各个元件，但是这些元件不应受这些术语的限制。这些术语被用于将一个元件与另一元件区分开。因此，在不脱离本公开的教导的情况下，以下所讨论的第一元件可以被称为第二元件。

为了描述性目的，在本文中可以使用诸如“之下”、“下面”、“下方”、“下”、“上方”，“上面”、“之上”、“高于”、“侧”(例如，如在“侧壁”中)等空间相对术语，并且由此来描述如图中所示的一个元件与另一元件(多个)的关系。除了图中所描绘的方位之外，空间相对术语旨在涵盖装置在使用、操作和/或制造中的不同方位。例如，如果图中的装置被翻转，则被描述为在其他元件或特征“下面”或“之下”的元件随后将会被定向为在其他元件或特征“上面”。因此，示例性术语“下面”可以涵盖上面和下面两种方位。此外，装置可以被另外定向(例如，旋转90度或在其他方向上)，并且因此，本文所使用的空间相对描述符会被相应地解释。

本文所使用的术语仅是用于描述特定实施例的目的，而并不旨在进行限制。除非上下文另有明确指示，否则如本文所使用的单数形式的“一”、“该(所述)”也旨在包括复数形式。此外，当在此说明书中使用时，术语“包括”和/或“包含”表明存在所陈述的特征、整体、步骤、操作、元件、部件和/或它们的组，但并不排除存在或添加一个或多个其他的特征、整体、步骤、操作、元件、部件和/或它们的组。还应注意的是，如本文所使用的，术语“大致上”、“约”和其他类似的术语被用作近似的术语而不作为程度的术语，并且因此被用于包含本领域的普通技术人员公认的在测量的、计算的和/或提供的值中的固有偏差。

在本文中参考截面图示、平面图示和/或分解图示来描述各个示例性实施例，该截面图示、平面图示和/或分解图示是理想化示例性实施例和/或中间结构的示意性图示。这样，可预期到例如由于制造技术和/或公差而导致的图示形状的变化。因此，本文所公开的示例性实施例不应被解释为限于具体示出的区域的形状，而包括例如由于制造而导致的形状上的偏差。以这种方式，在附图中图示的区域实质上是示意性的，并且这些区域的形状可以不反映设备的区域的实际形状，并且因此不旨在限制。

除非另有定义，否则本文所使用的所有术语(包括技术和科学术语)具有与本公开作为其一部分的本领域的普通技术人员通常所理解的含义相同的含义。诸如那些在常用词典中所定义的术语应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且将不以理想化或过度正式的意义来解释，除非本文中明确地如此定义。

如本领域通常的那样，以功能块、单元和/或模块的形式在附图中描述和示出了一些示例性实施例。本领域的技术人员将会理解，这些块、单元和/或模块在物理上由诸如逻辑电路、分立部件、微处理器、硬连线电路、存储元件、布线连接等电子(或光学)电路来实现，其可以使用基于半导体的制造技术或其他制造技术来形成。在块、单元和/或模块由微处理器或其他类似的硬件来实现的情况下，可以使用软件(例如，微代码)对它们进行编程和控制以执行本文所讨论的各种功能，并且可以可选地由固件和/或软件来对它们进行驱动。还可以设想，每个块、单元和/或模块可以由专用硬件来实现，或者可以作为用以执行一些功能的专用硬件与用以执行其他功能的处理器(例如，一个或多个经编程的微处理器及相关电路)这两者的组合。而且，在不脱离本发明构思的精神和范围的情况下，一些示例性实施例的每个块、单元和/或模块可以被物理地划分成两个或更多个相互作用且离散的块、单元和/或模块。此外，在不脱离本发明构思的精神和范围的情况下，一些示例性实施例的块、单元和/或模块可以被物理地组合成更复杂的块、单元和/或模块。

图1是图示根据一些示例性实施例的显示设备的图。

参考图1，根据一些示例性实施例的显示设备9包括时序控制器10、像素单元20、数据驱动器30、扫描驱动器40和发射驱动器50。

时序控制器10将从处理器(例如，应用处理器)供给的控制信号和图像信号转换成适于显示设备9的规格的控制信号和图像信号，并将控制信号和图像信号供给到数据驱动器30、扫描驱动器40和发射驱动器50。

像素单元20可以包括像素px11、px12、……、px1m、px21、px22、……、px2m、……、pxn1、pxn2、……、和pxnm，其中“n”和“m”是大于零并且可以彼此不同的自然数。每个像素可以连接到对应的数据线和对应的扫描线。每个像素可以响应于从扫描线接收的扫描信号(或与从扫描线接收的扫描信号相关联)而从数据线接收数据电压。响应于从发射线接收的发射信号，每个像素可以发射具有与数据电压相对应的光。每个像素可以连接到第一驱动电压线evldd、第二驱动电压线elvss和初始化电压线vint，并且可以接收电压以显示图像。

数据驱动器30从时序控制器10接收控制信号和图像信号，并产生要供给到数据线d1、d2、……、和dm的数据电压。以像素行为单位产生的数据电压可以同时被施加到数据线d1、d2、……、和dm。

扫描驱动器40从时序控制器10接收控制信号，并产生要供给到扫描线s0、s1、s2、……、和sn的扫描信号。下面将参考图2和随后的附图更具体地描述根据一些示例性实施例的扫描驱动器40。

发射驱动器50可以通过发射线e1、e2、……、和en供给确定像素px11、px12、……、px1m、px21、px22、……、px2m、……、pxn1、pxn2、……、和pxnm的发射时段的发射信号。例如，每个像素包括至少一个发射晶体管，并且可以通过根据发射晶体管的导通/截止状态确定电流是否流到有机发光二极管来执行发光控制。根据一些示例性实施例，发射驱动器50可以是顺序发光类型，其允许每个像素行顺序发光。根据一些示例性实施例，发射驱动器50可以是同时发光类型，其允许所有像素行同时发光。

图2是图示根据一些示例性实施例的图1的扫描驱动器的图。

参考图2，根据一些示例性实施例的扫描驱动器40包括级电路st0、st1、st2、st3、……、等。

级电路st0、st1、st2、st3、……、等中的每个连接到时钟信号线clk、第一电力电压线vgh、第二电力电压线vgl、前一扫描线和当前扫描线。然而，第一级电路st0可以连接到起始扫描线stv，因为不存在前一扫描线。

相对高的电压被施加到第一电力电压线vgh，并且相对低的电压被施加到第二电力电压线vgl。时钟信号线clk可以施加有在高电压电平与低电压电平之间交替的脉冲型电压。

当通过连接到第一级电路st0的起始扫描线stv提供起始脉冲时，第一级电路st0将通过内部操作产生的扫描信号输出到扫描线s0。当通过连接到下一级电路st1的前一扫描线s0提供扫描信号时，级电路st1将通过内部操作产生的扫描信号输出到扫描线s1。该操作由下一级电路st2、st3、……、等重复执行。

图3是图示根据一些示例性实施例的图2的扫描驱动器的级电路的图。由于级电路st0、st1、st2、st3、……、等可以具有基本相同的内部结构，因此下面的描述图示了示例性的第i个级电路sti。

参考图3，根据一些示例性实施例的级电路sti包括第一电路单元cm1、第二电路单元cm2、第三电路单元cm3、第四电路单元cm4和第一电容器c1。

第一电路单元cm1包括连接到第一节点n1的控制端子，并且根据控制信号将前一级电路的前一扫描线s(i-1)与第二节点n2连接或断开。这里，第一电路单元cm1的控制端子可以指第一晶体管t1的栅电极。

第一电路单元cm1可以进一步包括第一晶体管t1和第二晶体管t2。第一晶体管t1可以包括连接到前一扫描线s(i-1)的一个电极、连接到第二节点n2的另一电极以及连接到第一节点n1的栅电极。第二晶体管t2可以进一步包括连接到前一扫描线s(i-1)的一个电极、连接到第二节点n2的另一电极以及连接到时钟信号线clk的栅电极。第一晶体管t1可以是p型晶体管，并且第二晶体管t2可以是n型晶体管。

p型晶体管是指当栅电极与源电极之间的电压差在负方向上增加时传导电流的量增加的晶体管。n型晶体管是指当栅电极与源电极之间的电压差在正方向上增加时传导电流的量增加的晶体管。晶体管可以被配置成各种形式，诸如，薄膜晶体管(tft)、场效应晶体管(fet)、双极结型晶体管(bjt)等。在一些示例性实施例中，电路单元可以指包括至少一个p型晶体管和至少一个n型晶体管的互补金属氧化物半导体(cmos)电路单元。如果扫描信号的极性与所描述的示例性实施例相反，或者对于其他需要，则包含在每个电路单元中的晶体管的类型可以彼此替代。例如，第一电路单元cm1的第一晶体管t1可以被配置为n型晶体管，并且第二晶体管t2可以被配置为p型晶体管。此时，如果需要，本领域技术人员可以适当地改变第一电力电压、第二电力电压和/或时钟信号的极性。该描述也可以应用于下面的配置，因此冗余的描述将被省略。

第二电路单元cm2包括连接到时钟信号线clk的控制端子，并且根据控制信号将第一电力电压线vgh和第二电力电压线vgl中的一条连接到第一节点n1。

第二电路单元cm2可以进一步包括第三晶体管t3和第四晶体管t4。第三晶体管t3可以包括连接到第一电力电压线vgh的一个电极、连接到第一节点n1的另一电极以及连接到时钟信号线clk的栅电极。第四晶体管t4可以包括连接到第二电力电压线vgl的一个电极、连接到第一节点n1的另一电极以及连接到时钟信号线clk的栅电极。第三晶体管t3可以是p型晶体管，并且第四晶体管t4可以是n型晶体管。

第三电路单元cm3包括连接到第二节点n2的控制端子，并且根据控制信号将第一节点n1和第二电力电压线vgl中的一个连接到第三节点n3。

第三电路单元cm3可以进一步包括第五晶体管t5和第六晶体管t6。第五晶体管t5可以包括连接到第一节点n1的一个电极、连接到第三节点n3的另一电极以及连接到第二节点n2的栅电极。第六晶体管t6可以包括连接到第二电力电压线vgl的一个电极、连接到第三节点n3的另一电极以及连接到第二节点n2的栅电极。第五晶体管t5可以是p型晶体管，并且第六晶体管t6可以是n型晶体管。

第四电路单元cm4包括连接到第三节点n3的控制端子，并且根据控制信号将第一电力电压线vgh和第二电力电压线vgl中的一条连接到当前扫描线si。

第四电路单元cm4可以进一步包括第七晶体管t7和第八晶体管t8。第七晶体管t7可以包括连接到第一电力电压线vgh的一个电极、连接到当前扫描线si的另一电极以及连接到第三节点n3的栅电极。第八晶体管t8可以包括连接到第二电力电压线vgl的一个电极、连接到当前扫描线si的另一电极以及连接到第三节点n3的栅电极。第七晶体管t7可以是p型晶体管，并且第八晶体管t8可以是n型晶体管。

第一电容器c1连接第三电路单元cm3的控制端子和第二电力电压线vgl。例如，第一电容器c1的一个电极连接到第二节点n2，并且第一电容器c1的另一电极连接到第二电力电压线vgl。

图4至图8是图示根据一些示例性实施例的图3的级电路的驱动方法的图。

时钟信号线clk的时钟信号可以是在低电压电平与高电压电平之间交替的脉冲型电压。时钟信号的周期可以是大约两个水平时段。在图4中，一个水平时段对应于两条最近的虚线之间的间隔。在级电路sti中，时钟信号用作输入控制信号。

前一扫描线s(i-1)的前一扫描信号是一电压信号，该电压信号在大多数时段中被保持在高电平，但在时段p1中变为低电平。在级电路sti中，前一扫描信号用作输入控制信号。

当前扫描线si的当前扫描信号是一电压信号，该电压信号在大多数时段中被保持在高电平，但在时段p2中变为低电平。在级电路sti中，当前扫描信号用作输出信号。

参考图5，将描述级电路sti在时段p1中的操作。

在时段p1中，输入时钟信号处于高电平，并且前一扫描信号处于低电平。因此，第四晶体管t4被导通，并且第一节点n1和第二电力电压线vgl连接。当低电平电压被施加到第一节点n1时，第一晶体管t1被导通，并且第二节点n2连接到前一扫描线s(i-1)。由于前一扫描信号处于低电平状态，因此第五晶体管t5被导通，并且第三节点n3和第二电力电压线vgl通过第五晶体管t5和第四晶体管t4连接。当低电平电压被施加到第三节点n3时，第七晶体管t7被导通，并且第一电力电压线vgh连接到当前扫描线si。因此，在时段p1中，级电路sti输出高电平扫描信号。此时，第一电容器c1保持施加到第二节点n2的低电平电压。

参考图6，将描述级电路sti在时段p2中的操作。

在时段p2中，输入时钟信号处于低电平，并且前一扫描信号处于高电平。因此，第三晶体管t3被导通，并且第一节点n1和第一电力电压线vgh连接。当高电平电压被施加到第一节点n1时，第一晶体管t1被截止。由于第二节点n2因为第一电容器c1而被保持在低电平，因此第五晶体管t5被导通，并且第三节点t3和第一电力电压线vgh通过第五晶体管t5和第三晶体管t3连接。当高电平电压被施加到第三节点n3时，第八晶体管t8被导通，并且第二电力电压线vgl连接到当前扫描线si。因此，在时段p2中，级电路sti输出低电平扫描信号。

参考图7，将描述级电路sti在时段p3中的操作。

在时段p3中，输入时钟信号处于高电平，并且前一扫描信号处于高电平。因此，第四晶体管t4被导通，并且第二电力电压线vgl和第一节点n1连接。当低电平电压被施加到第一节点n1时，第一晶体管t1被导通，并且第二节点n2连接到前一扫描线s(i-1)。由于前一扫描信号处于高电平状态，因此第六晶体管t6被导通，并且第三节点n3和第二电力电压线vgl通过第六晶体管t6连接。当低电平电压被施加到第三节点n3时，第七晶体管t7被导通，并且第一电力电压线vgh连接到当前扫描线si。因此，在时段p3中，级电路sti输出高电平扫描信号。此时，第一电容器c1保持施加到第二节点n2的高电平电压。

参考图8，将描述级电路sti在时段p4中的操作。

在时段p4中，输入时钟信号处于低电平，并且前一扫描信号处于高电平。因此，第三晶体管t3被导通，并且第一节点n1和第一电力电压线vgh连接。当高电平电压被施加到第一节点n1时，第一晶体管t1被截止。由于第二节点n2因为第一电容器c1而被保持在高电平，因此第六晶体管t6被导通，并且第三节点n3和第二电力电压线vgl通过第六晶体管t6连接。当低电平电压被施加到第三节点n3时，第七晶体管t7被导通，并且第一电力电压线vgh连接到当前扫描线si。因此，在时段p4中，级电路sti输出高电平扫描信号。

根据一些示例性实施例，时钟信号仅用作控制信号，并且不用作直接施加到扫描线si的电力电压。因此，与传统产品的扫描驱动器相比，时钟信号上的负载相对小，使得时钟信号线clk可以被配置地相对薄。这有助于显示设备9具有独立于下面要描述的图17的布局的窄边框。

另外，根据各种示例性实施例，能够防止(或至少降低)由于升压过程引起的晶体管的劣化，并且由于电容器的面积减小，因此能够减小级电路sti的面积。另外，由于与传统产品相比，布置在从第一电力电压线vgh和第二电力电压线vgl到扫描线si的电流路径中的元件的数量相对少，因此也增加和/或改善了驱动特性。

图9是图示根据一些示例性实施例的图1的显示设备的像素的图。

参考图9，像素pxij包括晶体管m1、m2、m3、m4、m5、m6和m7、存储电容器cst1以及有机发光二极管oled1。

存储电容器cst1的一个电极可以连接到第一驱动电压线elvdd，并且另一电极可以连接到晶体管m1的栅电极。

晶体管m1的一个电极可以连接到晶体管m5的另一电极，晶体管m1的另一电极可以连接到晶体管m6的一个电极，并且晶体管m1的栅电极可以连接到存储电容器cst1的另一电极。晶体管m1可以被称为驱动晶体管。晶体管m1根据晶体管m1的栅电极与源电极之间的电势差确定在第一驱动电压线elvdd与第二驱动电压线elvss之间流动的驱动电流的量。

晶体管m2的一个电极可以连接到数据线dj，晶体管m2的另一电极可以连接到晶体管m1的一个电极，并且晶体管m2的栅电极可以连接到当前扫描线si。晶体管m2可以被称为扫描晶体管。当导通电平的扫描信号被施加到当前扫描线si时，晶体管m2将数据线dj的数据电压引到像素pxij。

晶体管m3的一个电极连接到晶体管m1的另一电极，晶体管m3的另一电极连接到晶体管m1的栅电极，并且晶体管m3的栅电极连接到当前扫描线si。当导通电平的扫描信号被施加到当前扫描线si时，晶体管m3以二极管形式连接晶体管m1。

晶体管m4的一个电极连接到晶体管m1的栅电极，晶体管m4的另一电极连接到初始化电压线vint，并且晶体管m4的栅电极连接到前一扫描线s(i-1)。在一些示例性实施例中，晶体管m4的栅电极可以连接到另一扫描线。当导通电平的扫描信号被施加到前一扫描线s(i-1)时，晶体管m4将初始化电压传输到晶体管m1的栅电极，这初始化了晶体管m1的栅电极的电荷量。

晶体管m5的一个电极连接到第一驱动电压线elvdd，晶体管m5的另一电极连接到晶体管m1的一个电极，并且晶体管m5的栅电极连接到发射线ei。晶体管m6的一个电极连接到晶体管m1的另一电极，晶体管m6的另一电极连接到有机发光二极管oeld1的阳极，并且晶体管m6的栅电极连接到发射线ei。晶体管m5和m6可以被称为发射晶体管。当导通电平的发射信号被施加时，晶体管m5和m6在第一驱动电压线elvdd与第二驱动电压线elvss之间形成驱动电流路径，以允许有机发光二极管oeld1发光。

晶体管m7的一个电极连接到有机发光二极管oled1的阳极，晶体管m7的另一电极连接到初始化电压线vint，并且晶体管m7的栅电极连接到当前扫描线si。在一些示例性实施例中，晶体管m7的栅电极可以连接到另一扫描线。当导通电平的扫描信号被施加到当前扫描线si时，晶体管m7将初始化电压传输到有机发光二极管oled1的阳极，这初始化了有机发光二极管oeld1中累积的电荷的量。

有机发光二极管oled1的阳极连接到晶体管m6的另一电极，并且有机发光二极管oled1的阴极连接到第二驱动电压线elvss。

图10是图示根据一些示例性实施例的图9的像素的驱动方法的图。

在时段p1中，前一像素行的数据电压data(i-1)j被施加到数据线dj，并且导通电平(例如，低电平)的扫描信号被施加到前一扫描线s(i-1)。由于截止电平(例如，高电平)的扫描信号被施加到当前扫描线si，因此晶体管m2被截止，并且前一像素行的数据电压data(i-1)j被阻止引到像素pxij中。

此时，由于晶体管m4被导通，因此初始化电压被施加到晶体管m1的栅电极以初始化电荷量。由于截止电平的发射信号被施加到发射线ei，因此晶体管m5和m6被截止。因此，由于施加初始化电压的过程而导致的有机发光二极管oled1的不必要的发光被阻止。

在时段p2中，当前像素行的数据电压dataij被施加到数据线dj，并且导通电平的扫描信号被施加到当前扫描线si。结果是，晶体管m1、m2和m3被导通，并且数据线dj和晶体管m1的栅电极电连接。因此，数据电压dataij被施加到存储电容器cst1的另一电极，并且存储电容器cst1累积与第一驱动电压线elvdd的电压和数据电压dataij之间的差相对应的电荷量。

由于晶体管m7被导通，所以初始化电压被施加到有机发光二极管oled1的阳极，并且有机发光二极管oeld1被预充电或初始化有与初始化电压和第二驱动电压线elvss的电压之间的电压差相对应的电荷量。

在时段p2之后，当导通电平的发射信号被施加到发射线ei时，晶体管m5和m6被导通。通过晶体管m1的驱动电流的量根据存储在存储电容器cst1中的电荷的量而被调节。驱动电流流过有机发光二极管oled1。有机发光二极管oled1发光，直至截止电平的发射信号被施加到发射线ei。

图11是图示根据一些示例性实施例的显示设备的图。图11的显示设备9'与图1的显示设备9基本相同，除了像素单元20'和扫描驱动器40'的配置之外。因此，冗余的描述将被省略。

参考图11，根据一些示例性实施例的显示设备9'包括时序控制器10、像素单元20'、数据驱动器30、扫描驱动器40'和发射驱动器50。

针对每个对应像素行，像素单元20'和扫描驱动器40'通过扫描线s1、s2、……、和sn以及反向扫描线sb0、sb1、……、和sbn连接。将参考图12和随后的附图描述改变的像素单元20'的像素结构和改变的扫描驱动器40'的级电路结构。

图12是图示根据一些示例性实施例的图11的扫描驱动器的图。图12的扫描驱动器40'与图2的扫描驱动器40基本相同，除了反向扫描线sb0、sb1、sb2、sb3等之外。因此，冗余的描述将被省略。

参考图12，扫描驱动器40'包括级电路st0'、st1'、st2'、st3'等。除了扫描线之外，级电路st0'、st1'、st2'、st3'等中的每一个级电路还包括反向扫描线作为输出线。第一级电路st0'的扫描线s0可以不延伸到像素单元20'，并且可以仅用作下一级电路st1'的输入控制线。根据到像素的信号，可以以其他方式配置每条输出线的利用。

图13是图示根据一些示例性实施例的图12的级电路的图。图13的级电路sti'与图3的级电路sti基本相同，除了第五电路单元cm5之外，并且因此，冗余的描述将被省略。

参考图13，级电路sti'包括第一电路单元cm1、第二电路单元cm2、第三电路单元cm3、第四电路单元cm4、第五电路单元cm5和第一电容器c1。

第五电路单元cm5包括连接到当前扫描线si的控制端子，并且根据控制信号将第一电力电压线vgh和第二电力电压线vgl中的一个连接到当前反向扫描线sbi。

第五电路单元cm5可以进一步包括第九晶体管t9和第十晶体管t10。第九晶体管t9可以包括连接到第一电力电压线vgh的一个电极、连接到当前反向扫描线sbi的另一电极以及连接到当前扫描线si的栅电极。第十晶体管t10可以包括连接到第二电力电压线vgl的一个电极、连接到当前反向扫描线sbi的另一电极以及连接到当前扫描线si的栅电极。第九晶体管t9可以是p型晶体管，并且第十晶体管t10可以是n型晶体管。

图14是图示根据一些示例性实施例的图13的级电路的驱动方法的图。在根据一些示例性实施例的级电路sti'的驱动方法中，当前扫描线si的扫描信号的产生与图3的级电路sti的驱动方法的基本相同。这样，冗余的描述将被省略。

根据级电路sti'的驱动方法，反向扫描信号可以通过当前反向扫描线sbi产生。

在当前扫描线si连接到第一电力电压线vgh的时段p1、p3和p4期间，第十晶体管t10被导通。因此，当前反向扫描线sbi在时段p1、p3和p4期间连接到第二电力电压线vgl，并且输出低电平的当前反向扫描信号。

此外，在当前扫描线si连接到第二电力电压线vgl的时段p2期间，第九晶体管t9被导通。因此，当前反向扫描线sbi在时段p2期间连接到第一电力电压线vgh，并且输出高电平的当前反向扫描信号。

图15是图示根据一些示例性实施例的图11的像素的图。图16是图示根据一些示例性实施例的图15的像素的驱动方法的图。图15的像素pxij'具有与图9的像素pxij基本相同的配置，除了晶体管m4'和m7'之外。因此，冗余的描述将被省略。

参考图15，像素pxij'包括晶体管m1、m2、m3、m4'、m5、m6和m7'、存储电容器cst1以及有机发光二极管oled1。

晶体管m4'可以是n型晶体管。晶体管m4'的栅电极可以连接到前一反向扫描线sb(i-1)。

晶体管m7'可以是n型晶体管。晶体管m7'的栅电极可以连接到当前反向扫描线sbi。

参考图16，像素pxij'的晶体管m1、m2、m3、m4'、m5、m6和m7'的导通时序和截止时序与像素pxij的晶体管m1、m2、m3、m4、m5、m6和m7的导通时序和截止时序基本相同。因此，冗余的描述将被省略。然而，注意到，由于晶体管m4'和m7'是n型晶体管而不是p型晶体管，因此到晶体管m4'和m7'的电压电平与结合图10所示并描述的电压电平相反。

图17是图示根据一些示例性实施例的显示设备的堆叠结构的图。

参考图17，各种示例性实施例的显示设备9或9'可以具有包括基板sub、半导体层l1、栅绝缘层l2、第一栅电极层l3、第一绝缘层l4、第二栅电极层l5、第二绝缘层l6和源/漏电极层l7的堆叠结构。

上述示例性实施例的晶体管、电容器和其他线可以是通过图案化堆叠结构的至少一部分而形成的元件。

基板sub可以由诸如玻璃、聚合物和/或金属等的各种材料组成。可以根据要应用的产品从刚性基板和柔性基板中的一个中选择基板sub。当基板sub被配置为包括聚合物有机物时，基板sub可以由从由聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素、乙酸丙酸纤维素等组成的组中选择的材料形成。另一方面，基板sub可以由玻璃纤维增强塑料(frp)组成。

尽管未示出，但是缓冲层和/或阻挡层可以被布置在基板sub与半导体层l1之间。缓冲层和/或阻挡层可以被采用，以防止基板sub的杂质扩散到半导体层l1中，或者防止湿气渗透。缓冲层和/或阻挡层可以由有机绝缘膜、无机绝缘膜、有机/无机绝缘膜等组成，并且可以由单层或多层结构组成。例如，缓冲层和/或阻挡层可以由氮化硅(sinx)、氧化硅(siox)、氧氮化硅(sioxny)等组成。

半导体层l1可以由多晶硅、非晶硅、氧化物半导体、有机半导体等组成。半导体层l1中的一些可以构成沟道，其他一些可以掺杂有n型杂质，并且还有一些可以掺杂有p型杂质。例如，参考图13，级电路sti'的p型晶体管t1、t3、t5、t7和t9可以在与源/漏电极接触的部分处掺杂有p型杂质。此外，级电路sti'的n型晶体管t2、t4、t6、t8和t10可以在与源/漏电极接触的部分处掺杂有n型杂质。此外，例如，参考图15，像素pxij'的p型晶体管m1、m2、m3、m5和m6可以在与源/漏电极接触的部分处掺杂有p型杂质。此外，像素pxij'的n型晶体管m4'和m7'可以在与源/漏电极接触的部分处掺杂有n型杂质。

栅绝缘层l2、第一绝缘层l4和第二绝缘层l6中的每个防止上导电层和下导电层的不期望的电接触。绝缘层l2、l4和l6可以由有机绝缘层、无机绝缘层、有机/无机绝缘层等形成，并且可以由单层或多层结构组成。例如，绝缘层l2、l4和l6可以由氮化硅(sinx)、氧化硅(siox)、氧氮化硅(sioxny)等组成。

第一栅电极层l3、第二栅电极层l5和源/漏电极层l7中的每个构成导电层。导电层中的每个可以由单层或多层结构组成，并且可以由银(ag)、金(au)、铝(al)、钼(mo)、铬(cr)、钛(ti)、镍(ni)、钕(nd)、铜(cu)、铂(pt)等中的至少一种或上述材料中的至少一种的合金组成。

每个晶体管的栅电极可以由第一栅电极层l3组成。每个晶体管的源/漏电极(例如，一个电极/另一电极)可以由半导体层l1的杂质掺杂部分直接构成，或者可以进一步包括源/漏电极层l7的与半导体层l1接触的部分。每个晶体管的沟道可以由半导体层l1组成。

可以通过使用第一栅电极层l3作为下电极并且使用第二栅电极层l5作为上电极来配置每个电容器。

图18是图示根据一些示例性实施例的图13的级电路的示例性布局的图。

级电路sti'、时钟信号线clk、第一电力电压线vgh和第二电力电压线vgl中的每个可以包括半导体层l1、第一栅电极层l3、第二栅电极层l5和/或源/漏电极层l7的至少一部分。例如，时钟信号线clk、第一电力电压线vgh和第二电力电压线vgl中的每条可以包括源/漏电极层l7的至少一部分。

第一晶体管t1至第十晶体管t10中的每个可以包括半导体层l1的至少一部分、第一栅电极层l3的至少一部分以及源/漏电极层l7的至少一部分。第一晶体管t1至第十晶体管t10中的每个晶体管的一个电极和另一电极可以包括源/漏电极层l7的至少一部分，第一晶体管t1至第十晶体管t10中的每个晶体管的栅电极可以包括第一栅电极层l3的至少一部分，并且第一晶体管t1至第十晶体管t10中的每个晶体管的沟道可以包括半导体层l1的至少一部分。

第一电容器c1可以包括第一栅电极层l3的至少一部分和第二栅电极层l5的至少一部分。第二节点n2可以包括第二栅电极层l5的至少一部分。此外，第二电力电压线vgl可以通过使用第二栅电极层l5连接到级电路sti'。

参考图12、图13和图18，级电路排列的方向可以被定义为第一方向dr1。这样，时钟信号线clk、第一电力电压线vgh和第二电力电压线vgl可以在第一方向dr1上延伸，并且可以分支并连接到相应的级电路。

时钟信号线clk可以使用源/漏电极层l7在第一方向dr1上延伸，并且可以使用接触的第一栅电极层l3作为桥电极在第二方向dr2上延伸，使得第二晶体管t2的栅电极形成。在图18和图19中，由x填充的正方形指示重叠的电极通过绝缘层中的接触孔彼此接触。

此外，时钟信号线clk可以使用第一栅电极层l3的另一接触部分作为桥电极在第二方向dr2上延伸，使得第三晶体管t3的栅电极和第四晶体管t4的栅电极形成。

第二电力电压线vgl可以使用源/漏电极层l7在第一方向dr1上延伸，并且可以使用接触的第二栅电极层l5作为桥电极在第二方向dr2上延伸，使得第一电容器c1的另一电极形成，并且第二电力电压线vgl向晶体管t4、t6、t8和t10提供低电压。此外，在第二方向dr2上延伸的第二栅电极层l5可以使用源/漏电极层l7作为桥电极与第六晶体管t6交叉。

第一电力电压线vgh可以使用源/漏电极层l7在第一方向dr1和第二方向dr2上延伸，使得第一电力电压线vgh可以连接到晶体管t3、t7和t9中的每个晶体管的一个电极。在该布局中，第一电力电压线vgh不使用单独的桥电极。

第一电路单元cm1可以从第一电力电压线vgh沿第二方向dr2布置。这里，第一晶体管t1可以从第二晶体管t2沿第二方向dr2布置。第一晶体管t1和第二晶体管t2可以物理地共享另一电极。在下面描述的其他电路单元中，每个晶体管可以物理地共享另一电极，从而最小化(或减少)所使用的面积。

第二电路单元cm2可以从第一电路单元cm1沿第一方向dr1布置。这里，第四晶体管t4可以从第三晶体管t3沿第一方向dr1布置。

第一电容器c1可以从第二电路单元cm2沿第二方向dr2布置。另外，第三电路单元cm3可以连接到第二电路单元cm2，使得第三电路单元cm3和第二电路单元cm2在平面图中(例如，当在垂直于第一方向dr1和第二方向dr2的方向上观察时)围绕第一电容器c1。这里，第六晶体管t6可以从第五晶体管t5沿第一方向dr1布置。

第四电路单元cm4可以从第三电路单元cm3沿第二方向dr2布置。这里，第七晶体管t7可以从第八晶体管t8沿第二方向dr2布置。

第五电路单元cm5可以从第四电路单元cm4沿第二方向dr2布置。这里，第九晶体管t9可以从第十晶体管t10沿第二方向dr2布置。

前一扫描线s(i-1)、当前扫描线si和当前反向扫描线sbi中的每条可以包括第一栅电极层l3的至少一部分。

图19是图示根据一些示例性实施例的图15的像素的示例性布局的图。

当前扫描线si、当前反向扫描线sbi、前一反向扫描线sb(i-1)、发射线ei和存储电容器cst1的下电极le中的每个可以包括第一栅电极层l3的至少一部分。

存储电容器cst1的上电极ue和初始化电压线vint中的每个可以包括第二栅电极层l5的至少一部分。

数据线dj、第一驱动电压线elvdd和桥电极中的一些中的每个可以包括源/漏电极层l7的至少一部分。

晶体管m1、m2、m3、m4'、m5、m6和m7'中的每个晶体管的沟道可以包括半导体层l1的至少一部分。晶体管m1、m2、m3、m4'、m5、m6和m7'中的每个晶体管的栅电极可以包括第一栅电极层l3的至少一部分。晶体管m1、m2、m3、m4'、m5、m6和m7'中的每个晶体管的一个电极和另一电极可以包括半导体层l1的至少一部分，或者可以由半导体层l1和源/漏电极层l7的组合组成。

连接电极anc可以将晶体管m7'的一个电极和晶体管m6的另一电极连接到有机发光二极管oled1的阳极。

与传统扫描驱动器相比，根据各种示例性实施例的扫描驱动器可以具有改进的驱动特性并且可以消耗更少的面积。

尽管本文已经描述特定示例性实施例和实现方式，但是其他实施例和修改将从该描述中显而易见。因此，本发明构思不局限于这样的实施例，而是限于随附权利要求以及各种明显的修改和等价布置的更广范围，如对本领域普通技术人员来说将是显而易见的那样。