像素电路和显示面板的制作方法

[0001]
本发明实施例涉及显示技术领域，尤其涉及一种像素电路和显示面板。


背景技术：

[0002]
随着显示技术的发展，对显示质量的要求也越来越高。
[0003]
现有显示面板中通常包括多个像素电路，现有显示面板存在进行显示时容易出现闪烁现象，影响显示质量的问题。


技术实现要素：

[0004]
本发明提供一种像素电路和显示面板，以实现改善驱动晶体管栅极漏电的问题，减少显示面板的闪烁现象，提高显示质量。
[0005]
第一方面，本发明实施例提供了一种像素电路，包括：驱动晶体管、第一初始化模块和漏电抑制模块；第一初始化模块用于在初始化阶段，将初始化信号输入端输入的初始化信号传输至发光器件的第一极；
[0006]
漏电抑制模块与驱动晶体管的栅极电连接，漏电抑制模块包括第一双栅晶体管和第一耦合电容，第一双栅晶体管的中间节点通过第一耦合电容与初始化信号输入端电连接。
[0007]
可选的，第一双栅晶体管包括第一子晶体管和第二子晶体管，第一子晶体管和第二子晶体管通过有源层串联，其中，第一子晶体管和第二子晶体管串联的公共节点作为第一双栅晶体管的中间节点。
[0008]
可选的，初始化信号输入端与初始化信号线电连接，初始化信号线与串联第一子晶体管和第二子晶体管的有源层交叠形成第一耦合电容。
[0009]
可选的，第一初始化模块包括第一初始化晶体管，第一初始化晶体管的栅极与第一扫描信号输入端电连接，第一初始化晶体管的第一极与初始化输入端电连接，第一初始化晶体管的第二极与发光器件的第一极电连接；漏电抑制模块的第一双栅晶体管作为像素电路的补偿晶体管；像素电路还包括数据写入晶体管、第一发光控制晶体管和第二发光控制晶体管；驱动晶体管的第一极通过第一发光控制晶体管与第一电源电压输入端电连接，驱动晶体管的第二极通过第二发光控制晶体管与发光器件的第一极电连接；补偿晶体管的第一栅极和第二栅极均与第二扫描信号输入端电连接，且补偿晶体管连接在驱动晶体管的栅极和驱动晶体管的第二极之间；数据写入晶体管的栅极与第二扫描信号输入端电连接，数据写入晶体管的第一极与数据电压输入端电连接，数据写入晶体管的第二极与驱动晶体管的第一极电连接。
[0010]
可选的，像素电路还包括第二初始化模块，第二初始化模块包括第二双栅晶体管，第二双栅晶体管的第一栅极和第二栅极与第三扫描信号输入端电连接，第二双栅晶体管连接在初始化输入端与驱动晶体管的栅极之间；第二双栅晶体管包括第三子晶体管和第四子晶体管，第三子晶体管和第四子晶体管通过有源层串联连接；第一电源电压输入端与第一
电源线电连接，第三子晶体管和第四子晶体管之间的有源层与第一电源线交叠形成第二耦合电容。
[0011]
第二方面，本发明实施例还提供了一种显示面板，包括第一方面的像素电路。
[0012]
可选的，显示面板还包括沿第一方向延伸的多条初始化信号线、多条第一扫描信号线、多条第二扫描信号线和多条发光控制线，相邻两条发光控制信号线之间的区域内包括一条第一扫描信号线、一条初始化信号线和一条第二扫描信号线，且相邻两条发光控制信号线之间的区域内，在第二方向上，初始化信号线位于第一扫描信号线和第二扫描信号线之间；第二方向与第一方向相交。
[0013]
可选的，显示面板包括层叠设置的有源层、第一金属层和第二金属层，其中第一扫描信号线和第二扫描信号线位于第一金属层，初始化信号线位于第二金属层；
[0014]
第二扫描信号线包括沿第一方向延伸的第一主体部和多个第一凸出部，有源层包括沿第一方向延伸且与第一凸出部交叠的第一有源部，以及与第一有源部相接且沿第二方向延伸的第二有源部，第二有源部与第一主体部交叠；
[0015]
第一凸出部与第一有源部交叠形成第一子晶体管，第一主体部与第二有源部交叠形成第二子晶体管；
[0016]
初始化信号线包括沿第一方向延伸的第二主体部和在第二方向凸出主体部的第二凸出部，第二有源部与至少部分第二凸出部交叠；第一凸出部和第二凸出部的凸出方向相反；
[0017]
优选的，沿第二方向，第二有源部延伸至第二主体部。
[0018]
可选的，在相邻两发光控制信号线之间的区域内，第一方向上，第一初始化晶体管位于第二凸出部远离第一凸出部的一侧；
[0019]
在第一方向上，第二子晶体管位于第一子晶体管和第一初始化晶体管之间。
[0020]
可选的，显示面板还包括多个阵列排布的块状第一电极，沿第一方向上，第一初始化晶体管位于相邻两行第一电极之间；沿第二方向上，第一初始化晶体管位于相邻两列第一电极之间；
[0021]
且第一方向上位于第i行和第i+1行第一电极之间，第二方向上位于第j列和第j+1列第一电极之间的第一初始化晶体管的第一极与第i行第j列的第一电极电连接，第二极与连接于第i+1行、第j+1列的第一电极的第二初始化晶体管电连接；其中i≥1，j≥1。
[0022]
本发明实施例提供的像素电路和显示面板，通过设置像素电路包括漏电抑制模块，漏电抑制模块包括第一双栅晶体管，第一双栅晶体管的中间节点通过第一耦合电容与初始化信号输入端电连接，因初始化信号输入端输入的电压恒定，始终为初始化电压，则第一耦合电容与初始化信号输入端连接的极板电压恒定，进而使得第一双栅晶体管关断时，第一耦合电容的与第一双栅晶体管的中间节点连接的极板电压也为定值，不会受到显示面板中其他信号跳变的影响，使得第一双栅晶体管中间节点的电位稳定，进而使得第一双栅晶体管的漏电流较小，改善驱动晶体管栅极的漏电，减小一帧内显示面板的亮度衰减，进而改善显示面板的闪烁现象，提高显示质量。
附图说明
[0023]
图1是本发明实施例提供的一种像素电路的结构示意图；
[0024]
图2是本发明实施例提供的一种显示面板的结构示意图；
[0025]
图3是本发明实施例提供的另一种像素电路的结构示意图；
[0026]
图4是本发明实施例提供的一种像素电路的驱动时序图；
[0027]
图5是本发明实施例提供的另一种像素电路的结构示意图；
[0028]
图6是现有技术中显示面板的结构示意图；
[0029]
图7是本发明实施例提供的显示面板中有源层和第一金属层的结构示意图；
[0030]
图8是本发明实施例提供的显示面板中有源层、第一金属层层和第二金属层的结构示意图。
具体实施方式
[0031]
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
[0032]
正如背景技术中所述，现有显示面板存在进行显示时容易出现闪烁现象，影响显示质量的问题。经发明人研究发现，出现上述问题的原因在于，现有像素电路中包括驱动晶体管和与驱动晶体管栅极电连接的开关晶体管，开关晶体管的漏电流较大，使得驱动晶体管栅极的漏电较为严重，导致一帧内显示亮度衰减较大，导致显示面板出现闪烁。现有像素电路中，通常通过将设置与驱动晶体管连接的开关晶体管设置为双栅晶体管来减小漏电流。但是将设置与驱动晶体管连接的开关晶体管为双栅晶体管后，仍存在一个问题，即在双栅晶体管关断时，双栅晶体管的中间节点浮置，使得该中间节点电位容易受到显示面板中其他信号的影响，造成双栅晶体管中间节点的电位不稳定，漏电流仍可能会较大，导致显示面板的闪烁问题仍然存在。
[0033]
基于上述原因，本发明实施例提供一种像素电路，图1是本发明实施例提供的一种像素电路的结构示意图，参考图1，该像素电路包括：驱动晶体管dt、第一初始化模块110和漏电抑制模块120；第一初始化模块110用于在初始化阶段，将初始化信号输入端vref输入的初始化信号传输至发光器件d1的第一极；漏电抑制模块120与驱动晶体管dt的栅极电连接，漏电抑制模块120包括第一双栅晶体管121和第一耦合电容c1，第一双栅晶体管121的中间节点通过第一耦合电容c1与初始化信号输入端vref电连接。
[0034]
其中，第一双栅晶体管121包括第一子晶体管t11和第二子晶体管t12，第一子晶体管t11和第二子晶体管t12通过有源层串联，其中，第一子晶体管t11和第二子晶体管t12串联的公共节点作为第一双栅晶体管121的中间节点。
[0035]
本实施例的像素电路，通过设置像素电路包括漏电抑制模块，漏电抑制模块包括第一双栅晶体管，第一双栅晶体管的中间节点通过第一耦合电容与初始化信号输入端电连接，因初始化信号输入端输入的电压恒定，始终为初始化电压，则第一耦合电容与初始化信号输入端连接的极板电压恒定，进而使得第一双栅晶体管关断时，第一耦合电容的与第一双栅晶体管的中间节点连接的极板电压也为定值，不会受到显示面板中其他信号跳变的影响，使得第一双栅晶体管中间节点的电位稳定，进而使得第一双栅晶体管的漏电流较小，改善驱动晶体管栅极的漏电，减小一帧内显示面板的亮度衰减，进而改善显示面板的闪烁现象，提高显示质量。
[0036]
以上是本发明的核心思想，下面将继续结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
[0037]
图2是本发明实施例提供的一种显示面板的结构示意图，该显示面板包括本发明任意实施例提供的像素电路，参考图2，可选的，初始化信号输入端vref与初始化信号线ref电连接，初始化信号线ref与串联第一子晶体管t11和第二子晶体管t12的有源层交叠形成第一耦合电容c1。
[0038]
具体的，设置初始化信号线ref与串联第一子晶体管t11和第二子晶体管t12的有源层交叠形成第一耦合电容c1，其中初始化信号线ref与串联第一子晶体管t11和第二子晶体管t12的有源层交叠位置处的初始化信号线ref作为第一耦合电容c1的一个极板，串联第一子晶体管t11和第二子晶体管t12的有源层作为第一耦合电容c1的另一个极板，进而使得无需在显示面板中额外设置金属层等形成电容结构，使得显示面板的膜层数量不会增加，在保证可以形成第一耦合电容c1，以保持第一双栅晶体管中间节点电位稳定的同时，使得显示面板的厚度不会增加，有利于实现显示面板的轻薄化。
[0039]
图3是本发明实施例提供的另一种像素电路的结构示意图，参考图3，可选的，第一初始化模块110包括第一初始化晶体管t2，第一初始化晶体管t2的栅极与第一扫描信号输入端scan1电连接，第一初始化晶体管t2的第一极与初始化信号输入端电连接，第一初始化晶体管t2的第二极与发光器件d1的第一极电连接，发光器件d1的第二极与第二电源电压输入端vss电连接；漏电抑制模块120的第一双栅晶体管121作为像素电路的补偿晶体管；像素电路还包括数据写入晶体管t3、第一发光控制晶体管t4和第二发光控制晶体管t5；驱动晶体管dt的第一极通过第一发光控制晶体管t4与第一电源电压输入端vdd电连接，驱动晶体管dt的第二极通过第二发光控制晶体管t5与发光器件d1的第一极电连接；补偿晶体管的第一栅极和第二栅极均与第二扫描信号输入端scan2电连接，且补偿晶体管连接在驱动晶体管dt的栅极和驱动晶体管dt的第二极之间；数据写入晶体管t3的栅极与第二扫描信号输入端scan2电连接，数据写入晶体管t3的第一极与数据电压输入端电连接，数据写入晶体管t3的第二极与驱动晶体管dt的第一极电连接。像素电路还包括存储电容cst。
[0040]
图4是本发明实施例提供的一种像素电路的驱动时序图，图4所示驱动时序可用于驱动图3所示像素电路，其中，像素电路所包括的各晶体管可以是p型晶体管，也可以是n型晶体管，图3中以像素电路所包括的晶体管均为p型晶体管为例进行示出。参考图3和图4，图3所示像素电路的工作过程可以包括初始化阶段t1、数据写入阶段t2和发光阶段t3。
[0041]
在初始化阶段t1，第一扫描信号输入端scan1输入低电平信号，第一初始化晶体管t2导通，初始化信号输入端vref输入的初始化电压传输至发光器件d1的第一极，可选的，发光器件d1为有机发光器件d1时，发光器件d1的第一极为发光器件d1的阳极。
[0042]
在数据写入阶段t2，第二扫描信号输入端scan2输入低电平信号，数据写入晶体管t3和补偿晶体管导通，数据电压通过数据写入晶体管t3和补偿晶体管导通，数据电压通过数据写入晶体管t3、驱动晶体管dt和补偿晶体管写入到驱动晶体管dt栅极，并且，在数据写入阶段，实现对驱动晶体管dt阈值电压的补偿。
[0043]
在发光阶段t3，发光控制信号输入端emit输入低电平信号，第一发光控制晶体管t4和第二发光控制晶体管t5导通，驱动晶体管dt驱动发光器件d1发光。
[0044]
通过以上对像素电路的工作过程的分析可知，补偿晶体管只有在数据写入阶段导通，在初始化阶段和发光阶段均关断，因第一耦合电容c1的一个极板与补偿晶体管的第一子晶体管t11和第二子晶体管t12的中间节点连接，另一个极板与初始化信号输入端vref电连接，而初始化信号输入端vref输入的初始化电压恒定，进而使得在初始化阶段和发光阶段，第一子晶体管t11和第二子晶体管t12的中间节点的电位固定，进而使得补偿晶体管的漏电流较小，进而改善显示面板的闪烁现象。
[0045]
图5是本发明实施例提供的另一种像素电路的结构示意图，参考图5，可选的，该像素电路还包括第二初始化模块130，第二初始化模块130包括第二双栅晶体管131，第二双栅晶体管131的第一栅极和第二栅极与第三扫描信号输入端scan3电连接，第二双栅晶体管131连接在初始化信号输入端vref与驱动晶体管dt的栅极之间；
[0046]
第二双栅晶体管131包括第三子晶体管t61和第四子晶体管t62，第三子晶体管t61和第四子晶体管t62通过有源层串联连接；第一电源电压输入端vdd与第一电源线elvdd电连接，第三子晶体管t61和第四子晶体管t62之间的有源层与第一电源线elvdd交叠形成第二耦合电容。
[0047]
因第二双栅晶体管131与驱动晶体管dt的栅极电连接，因此，第二双栅晶体管131的漏电流大小同样会影响到驱动晶体管dt的漏电程度。本实施例的像素电路中，第二双栅晶体管131的中间节点通过第二耦合电容与第一电源电压输入端vdd电连接，第一电源电压输入端vdd与第一电源线elvdd电连接，其中第一电源线elvdd上的电压恒定，进而使得在第二双栅晶体管131关断时，第三子晶体管t61和第四子晶体管t62的中间节点的电位可以保持恒定，进而有利于减小第二双栅晶体管131的漏电流，使得驱动晶体管dt的栅极电位可以更加稳定，进而减小一帧内显示面板的亮度变化，改善显示面板的闪烁现象。结合图2，本实施例的像素电路，第三子晶体管t61和第四子晶体管t62之间的有源层与第一电源线elvdd交叠形成第二耦合电容，进而使得无需在显示面板中额外设置金属层等形成电容结构，使得显示面板的膜层数量不会增加，在保证可以形成第二耦合电容，以保持第一双栅晶体管121中间节点电位稳定的同时，使得显示面板的厚度不会增加，有利于实现显示面板的轻薄化。
[0048]
其中，像素电路在显示面板中阵列排布，对于相邻两行像素电路来说，前一行像素电路的第一扫描信号输入端与后一行像素电路的第三扫描信号输入端连接相同的第一扫描信号线。
[0049]
本发明实施例还提供了一种显示面板，该显示面板包括本发明上述任意实施例提供的像素电路，显示面板的结构示意图可以参见图2。
[0050]
继续参考图2，可选的，显示面板还包括沿第一方向x延伸的多条初始化信号线ref、多条第一扫描信号线s1、多条第二扫描信号线s2和多条发光控制信号线em，相邻两条发光控制信号线em之间的区域内包括一条第一扫描信号线s1、一条初始化信号线ref和一条第二扫描信号线s2，且相邻两条发光控制信号线之间的区域内，在第二方向y上，初始化信号线ref位于第一扫描信号线s1和第二扫描信号线s2之间；第二方向y与第一方向x相交。
[0051]
其中，初始化信号线ref可以与本发明上述实施例中像素电路的初始化信号输入端电连接，第一扫描信号线s1可以与第一扫描信号输入端电连接，第二扫描信号线s2可以与第二扫描信号输入端电连接，发光控制信号线em可以与发光控制信号输入端电连接。
[0052]
图6是现有技术中显示面板的结构示意图，其中图6中仅示出了显示面板的部分结构，参考图6，现有技术中，在相邻两条发光控制信号线(图中未示出)之间的区域内，初始化信号线ref通常设置于第一扫描信号线s1远离第二扫描信号线s2的一侧，使得第二扫描信号线s2与有源层交叠形成的双栅晶体管中连接双栅晶体管中两个子晶体管的有源层(图5中虚线框出区域的有源层)与初始化信号线ref距离较远，难以实现初始化信号线ref与该双栅晶体管有源层的交叠。
[0053]
与图6所示显示面板不同，本实施例的显示面板，相邻两条发光控制信号线em之间的区域内，在第二方向y上，初始化信号线ref位于第一扫描信号线s1和第二扫描信号线s2之间，即相对于图6所示显示面板，本实施例的显示面板，初始化信号线ref与第一扫描信号线s1位置对调，使得初始化信号线ref很容易实现与设定位置处有源层的交叠，设定位置指第二扫描信号线与有源层交叠形成的双栅晶体管(即上述实施例中第一双栅晶体管121)中串联两个子晶体管(第一子晶体管和第二子晶体管)的有源层，进而可以初始化信号线ref与有源层的交叠形成第一耦合电容c1，进而在第一双栅晶体管121关断时，通过第一耦合电容c1稳定第一双栅晶体管121中间节点的电位，保证第一双栅晶体管121具有较小的漏电流。
[0054]
图7是本发明实施例提供的显示面板中有源层和第一金属层的结构示意图，图8是本发明实施例提供的显示面板中有源层、第一金属层和第二金属层的结构示意图。结合图2、图7和图8，可选的，显示面板包括层叠设置的有源层210、第一金属层220和第二金属层230，其中第一扫描信号线s1和第二扫描信号线s2位于第一金属层220，初始化信号线ref位于第二金属层230；显示面板中还可包括第三金属层，显示面板中的第一电源线elvdd、数据线data位于第三金属层。
[0055]
第二扫描信号线s2包括沿第一方向x延伸的第一主体部s21和多个第一凸出部s22，有源层包括沿第一方向x延伸且与第一凸出部s22交叠的第一有源部211，以及与第一有源部211相接且沿第二方向y延伸的第二有源部212，第二有源部212与第一主体部s21交叠；第一凸出部s22与第一有源部211交叠形成第一子晶体管t11，第一主体部s21与第二有源部212交叠形成第二子晶体管t12；初始化信号线ref包括沿第一方向x延伸的第二主体部ref1和在第二方向y凸出主体部的第二凸出部ref2，第二有源部212与至少部分第二凸出部ref2交叠；第一凸出部s22和第二凸出部ref2的凸出方向相反。
[0056]
具体的，连接第一子晶体管t11和第二子晶体管t12的有源层可以作为第一双栅晶体管121的中间节点，第一扫描信号线s1和第二扫描信号线s2之间的第二有源部212连接于该中间节点，第二有源部212与交叠的第二凸出部ref2形成第一耦合电容c1，使得在第一双栅晶体管121关断时，第一双栅晶体管121的中间节点的电位可以保持稳定。有源层的第一凸出部s22与初始化信号线ref的第二凸出部ref2的凸出方向相反(即第一凸出部s22和第二凸出部ref2的凸出方向是对向的，第一凸出部s22向靠近初始化信号线ref的方向凸出，第二凸出部ref2向第二扫描线s2的方向凸出)，可以使得第一双栅晶体管121的第一子晶体管t11和第二子晶体管t12之间的有源层位于第二扫描信号线s2的第一主体部靠近初始化信号线ref的一侧，进而使得初始化信号线ref的第二凸出部ref2可以与第一子晶体管t11和第二子晶体管t12之间的有源层(即串联第一子晶体管t11和第二子晶体管t12的有源层)可以形成交叠，进而保证第一耦合电容c1的形成可以容易实现。
[0057]
继续结合图2、图7和图8，沿第二方向y，第二有源部212延伸至第二主体部ref1，进而可以使得第二有源部212与第二主体部ref1的交叠面积较大，因电容大小与极板的正对面积有关，因此第二有源部212和第二主体部ref1的交叠面积增大，可以使得第一耦合电容c1的容值增大，进而在第一双栅晶体管121关断时，可以更加良好地保持中间节点的电位，进而更加有利于减小第一双栅晶体管121的漏电流，进一步改善显示画面的闪烁现象。
[0058]
结合图5所示像素电路继续参考图8，其中，图2中示出了图5所示像素电路中各晶体管所在位置，可选的，在相邻两发光控制信号线之间的区域内，第一方向x上，第一初始化晶体管t2位于第二凸出部ref2远离第一凸出部s22的一侧；在第一方向x上，第二子晶体管t12位于第一子晶体管t11和第一初始化晶体管t2之间。
[0059]
对比现有技术显示面板结构示意图6和本实施例显示面板图8可知，现有技术中第一初始化晶体管t2所在位置在第一凸出部的左侧，本实施例中第一初始化晶体管t2位于第二凸出部ref2远离第一凸出部s22的一侧(在图8中即为第一凸出部s22以及第二凸出部ref2的右侧)，即与现有技术相比，位于第一凸出部s22的相反侧，进而使得第二凸出部ref2可以有足够的设置空间，进而更加容易形成比较大的第一耦合电容。
[0060]
继续参考图2，可选的，显示面板还包括多个阵列排布的块状第一电极240，沿第一方向x上，第一初始化晶体管t2位于相邻两行第一电极240之间；沿第二方向y上，第一初始化晶体管t2位于相邻两列第一电极240之间；且第一方向x上位于第i行和第i+1行第一电极240之间，第二方向y上位于第j列和第j+1列第一电极240之间的第一初始化晶体管t2的第一极与第i行第j列的第一电极240电连接，第二极与连接于第i+1行、第j+1列的第一电极240的第二初始化晶体管电连接；其中i≥1，j≥1。其中，第一电极240可以是发光器件阳极。
[0061]
图2中示例性地示出了显示面板中分别位于相邻两行和相邻两列的不完整的四个第一电极240，其中四个第一电极240分别称之为第一行第一列的第一电极240、第一行第二列的第一电极240、第二行第一列的第一电极240、第二行第二列的第一电极240，其中行方向为第一方向x，列方向为第二方向y。其中第一初始化晶体管t2的第一极与左上角(位于第一行第一列)的第一电极240电连接，第二极与连接于右下角(第二行第二列)的第一电极240的第二初始化晶体管电连接，而现有技术中图6所示显示面板的像素电路中的第一初始化晶体管t2的第一极与第i行第j列的第一电极240电连接，第二极与连接于第i+1行、第j列的第一电极240的第二初始化晶体管电连接。相对与现有技术的显示面板，本实施例的技术方案中第一初始化晶体管t2的连接方式和设置位置，使得对于左下角(第二行第一列)的第一电极240连接的像素电路来说，其第一双栅晶体管121的第一子晶体管t11和第二子晶体管t12的中间节点位置处，第二有源部212可以设置的空间较大，设置初始化信号线ref的第二凸出部ref2的空间也较大，进而保证第二有源部212与第二凸出部ref2可以具有较大的交叠面积，进而保证第一耦合电容c1的极板具有较大的正对面积，进而保证第一耦合电容c1的容值较大，使得第一双栅晶体管121在关断时中间节点电位可以更加保持稳定，进而改善显示画面的闪烁。
[0062]
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还
可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。