专利名称：多路数显延时控制器的制作方法
技术领域：
本实用新型涉及一种使用单片机类型的微控制器和其他元器件组成的多路数显延时控制器，属于时间控制器技术领域。
目前，虽已有多种多路延时控制器，如可偏程序控制器PLC等，但它们一般都需要在使用现场编制程序，而且预置的时间也不能明显地让看见，从而使用不便，更不适宜在简单场合下使用。
本实用新型的目的是为了克服上述现有技术中的不足之处，而提供一种可将常用的控制方式编成不同的工作模式，延时时间又可明显看见，从而不必在使用现场编置程序，适宜在工业上使用的多路数显延时控制器。
本实用新型的目的是这样实现的其硬件结构构成中包括微控制器MC，分别与MC总线连接的译码器IC1、段码驱动器IC3和接口电路IC4，与译码器IC1输出端相接的位驱动器IC2，与IC2输出端相接的显示用数码管，译码器IC1的输出端还分别接有工作模式码盘SM、倍率码盘ST1至STN、延时预置码盘SY1至SY4，所述的码盘SM、ST1至STN、SY1至SY4和SP的输出端并联后与微控制器MC的另一部分总线相接。
本实用新型与现有技术相比，具有以下优点1、可将常用的控制方式编成不同工作模式，延时时间又可明显看见，从而不必在使用现场编制程序，适宜在工业上使用；2、通过改变工作模式码盘以及时间预置码盘和各路倍率码盘的值，可以获得不同的工作方式和多路不同的延时，从而可以替代几种不同的现有时间继电器；3、由于微控制器的工作频率是由高稳定度和高准确度的石英晶体决定的，所以通过微控制器内部分频后得到的时基脉冲也有很高的稳定度和精确度，这个时基脉冲通过微控制器的计数电路后和预置码盘相比较而得到的各路延时输出，也将有很高的延时精确度。
附图图面说明
图1为本实用新型的硬件结构示意图。
图2为本实用新型4路延时输出时的硬件结构示意图。
图3为本实用新型4路延时控制器外观结构示意图。
以下结合附图及实施例详述本实用新型。
如
图1所示，本实用新型的微控制器MC构成了本延时控制器的核心，其内部有相当数量的随机存贮器RAM可供使用，另外还有一定数量的存贮器固化有本延时控制器的工作程序。微控制器MC的总线上分别接有译码器IC1、段码驱动器IC3，接口电路IC4，译码器IC1的一部分输出端子接入了工作模式码盘SM，第1路延时T1的倍率码盘ST1，第2路延时T2的倍率码盘ST2，……直至第N路延时TN的倍率码盘STN；另外还接入了延时预置盘SY1、SY2、SY3和SY4，以及延时单位码盘SP。除延时单位码盘SP外，其余每个码盘都可以分别拨出0到9共10个数字。所述的码盘SM、ST1至STN、SY1至SY4和SP的输出端子并联后接入微控制器MC的另一部分总线。这些构成了本延时控制器的预置部分。译码器IC1的另一部分输出端子与位驱动器IC2的输入端相接，IC2的输出端与显示用数码管相接，显示用数码管分别是工作模式显示管DM、延时路数序号显示管DT、延时数值显示管DY1至DY5和延时单位显示管DP。与微控制器MC的一部分总线相接的段码驱动器IC3的输出端分别与各显示用数码管的输出端相接，通过IC3来驱动各数码管，这部分构成了本延时控制器的数显部分。与微控制器MC总线相接的接口电路IC4对总线进行扩展，以便有足够的输入端子和输出端子以供使用。这些与接口电路IC4相接的输入、输出端子有触发信号输入端子INT1、INT2、…、INTN，输出端子OUT1、OUT2、…、OUTN，普通继电器KT0、KT1、…、KTN，这些组成了本延时控制器的输入和输出部分。
除此之外，微控制器MC上还接有为本身工作所必需的石英晶体XTA、复位信号RESET、读写信号RD和WR等。交流电源经整流、滤波和稳压后变成直流电源，供本延时控制器使用。
以下简述本实用新型的工作原理第1路延时T1的具体值为延时预置码盘SY1、SY2、SY3、SY4的值乘以第1路延时倍率码盘SY1的值所得之乘积，并由输出端子OUT1和继电器KT1输出。其他各路也都如此。改变延时单位码盘SP的值，可以分别得到秒、分钟或小时为单位的不同量程。延时倍率码盘的值如为0，说明此路不接入延路控制，本延时控制器在工作时可以跳过去而转入下一路。
将常用的工作模式，编成单独的程序段固化在微控制器MC中，工作模式码盘的每一个值代表一种工作模式，从而使本延时控制器可以满足多种不同的工作方式。例如可以设计成《0》为通电后各路同时启动；《1》为通电后各路顺序启动；《2》为通电后各路顺序启动，最后一路完毕后再循环工作；以及某个值是外触发启动；某个值是部分路为通电启动，部分路是外触发启动；等等。这样，用户用一只本延时控制器，根据使用场合的不同要求，拨出对应的那个码盘值来就可使用，从而满足多种不同使用场合的需要，作到了一机多用。
本延时控制器作为一个整体接入电路。使用时在通电之前先拨动各码盘，首先选择好工作模式码盘的值，再根据各路延时所需的延时时间，计算出预置码盘的值和各路的延时倍率值，并将它们一一拨好。通电后，微控制器MC先自行复位，置位各输入端与输出端，接着读进工作模式码盘SM的值以及各路延时倍率的值ST1,ST2，……再读入预置码盘的各个值和延时单位码盘SP的值。之后，微控制器MC根据延时单位SP的值调整自己的分频系数和计数方式，并根据上述各码盘的值分别计算出各路延时的具体值来，再根据工作模式码盘的值转入相应的工作程序段。在完成这初始化程序段之后，微控制器MC控制各输入端和输出端进入工作状态，开始计时，并将工作模式，当前的延时路数序号、计时数值等这些用户需要的信息在对应的数码管上显示出来。工作时本延时控制器一方面不断地将计时结果与各路的具体延时值相比较，在相应时刻控制对应的输出端，完成各路的延时控制工作；另一方面又不断地读入各码盘的值进行相应的计算，以便在用户更改了码盘值之后作出相应的反应。
图2是一个具体的、稍微简化了的4路数显延时控制器的电路图，图3是它的外形结构图。在这个控制器中微控制器MC使用了89C51等类单片机，考虑到在一般工业上使用时，输出线OUT1、OUT2等用途不大因而可以不用，输入控制线INT1、INT2等也用不了那么多故只保留两个，这样单片机便有足够的管脚可供使用，从而译码器IC1和接口电路IC4也都可省去，由单片机的P4口和P2直接输出位控制信号，由P3口直接输出控制继电器的信号。89C51内部有程序存贮器，可以存入编制好的本延时控制器的工作程序，它内部还有相当数量的数据存贮器，可以存贮读进去的各个码盘的值，各路延时的具体数值以及待显示的数据等。单片机89C51的P2.0到P2.7以及P1.4和P1.5是位控制线，工作时只有选中的那一位所对应的线为低电平，其余的都是高电平，由于数码管工作时电流较大，故位控制线要经过同相的位驱动器IC2后才能接至数码管。89C51的P0口输出数码管要显示数据的段码，经IC3作电流放大后接至数码管的相应段上，IC3可以用集成电路MC1413等。这里数码管为共阴极型，所有数码管的相同段都连接在一起，须显示某一位时在P0口上送出相应的段码，再将该位的位控制线置成低电平，该位数码管就被点亮，而其他的数码管由于未被选中，它们的位控制线是高电平，因而不会被点亮。位控制线还被接入各个码盘的公共端，码盘的输出端共有4根线，为BCD编码，它们接入了单片机89C51的P1口的低4倍P1.0到P1.5上，单片机从这里读入码盘的值，同样道理各个码盘的相同输出线也并接在一起。输出控制部分使用了单片机的另外六个输出口P1.6经晶体管放大后驱动发光二极管，作为错误显示，当码盘设置在错误时它将点亮；P1.7和P5.0、P3.1、P5.4、P3.5、共5路经晶体管放大后驱动继电器KT0、KT1、KT2、KT3和KT4，它们同时还驱动发光二极管，以便指示相对应的继电器的工作状态。两只开关接至单片机的中断输入端INT0和INT1，可以在断电延时或触发延时的时候使用。除此以外，单片机还接有工作所必需的复位端RESET和晶体振动荡器。单片机在接通电源时，首先自动复位和运行程序的初始化部分，这时它将所有的输入输出口都置成高电平，接于输出口上的晶体管都不会导通，继电器KT0到KT4也都不会吸合。以后程序将P0口置成低电平，然后依次是P2.0到P2.7以及P1.4和P1.5置成低电平，并依次从P1.0到P1.5上读取各个码盘的值。例如当P2.5为低电平时，选中的是码盘ST2，即第2路倍率，如果码盘中有某一个值，内部相应的开关将接通，P1.0到P1.5上对应位就会出现低电平，单片机就将这个值读进去并存放於数据存贮器中。在所有码盘都读完后，单片机就进行相应的计算和判断，然后进行延时。这以后单片机就不断地依次将位控制线置成低电平，并在P0口送出延时数据、路数序号和工作模式等的显示数据，让数码管显示出来，而同时它也依次读入码盘的值，不断地进行计算和判断，以便在码盘的数值有变化时及时更换原有的数据，变化自己的工作状态，并在某一路延时时间已到的情况下，将相应的输出口置成低电平，让晶体管导通，吸合继电器。在图3中，工作模式码盘SM没有在控制器的面板上表现出来，这是考虑到在工业上应用时，接入电路中的延时控制器一般只用在一种模式下，为防止别人乱动而搞错了工作模式，应该将工作模式码盘装在控制器内部，只能由专人进行变动。电路图中的晶体三极管、发光二极管、数管和码盘有多种型号可供选择，故没有标出它的具体型号，电阻电容的数值在确定上述器体后也能很容易地算出来，因而也没有标出其数值。
权利要求1.一种多路数显延时控制器，包括微控制器MC，分别与MC总线连接的译码器IC1、段码驱动器IC3和接口电路IC4，与译码器IC1输出端相接的位驱动器IC2、与IC2输出端相接的显示用数码管，其特征在于译码器IC1的输出端还分别接有工作模式码盘SM、倍率码盘ST1至STN、延时预置码盘SY1至SY4和延时单位码盘SP，所述的码盘SM、ST1至STN、SY1至SY4和SP的输出端并联后与微控制器MC的另一部分总线相接。
2.根据权利要求1所述的多路数显延时控制器，其特征在于与IC2输出端相接的显示用数码管分别是工作模式显示管DM、延时路数序号显示管DT、延时数值显示管DY1至DY5和延时单位显示管DP。
3.根据权利要求1或2所述的多路数显延时控制器，其特征在于段码驱动器IC3的输出端分别与各显示用数码管的输入端相接。
4.根据权利要求1所述的多路数显延时控制器，其特征在于与接口电路IC4相接的输出、输入端子有触发信号输入端INT1、INT2、…、INTN，输出端子OUT1、OUT2、…、OUTN、普通继电器KT0、KT1、…、KTN。
专利摘要本实用新型涉及一种多路数显延时控制器,属于时间控制器技术领域,该延时控制器硬件构成中包括微控制器MC、译码器IC
文档编号G09G3/00GK2308937SQ9724646
公开日1999年2月24日 申请日期1997年12月8日 优先权日1997年12月8日
发明者王明安 申请人:王明安