栅极驱动电路及oled显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，具体地，涉及一种栅极驱动电路及OLED显示装置。
【背景技术】
[0002]在OLED显示装置中，驱动发光器件发光的电流受驱动晶体管的阈值电压的漂移的影响，在显示过程中的亮度会发生变化，影响显示效果。
[0003]现有技术中，一般在OLED显示装置的栅极驱动电路中增加补偿模块对驱动晶体管的阈值电压进行补偿，以此来提高显示装置在显示过程中的亮度均匀性。在这种方式中，由于补偿模块一般包括多个薄膜晶体管和/或电容，这样降低显示装置的开口率。
[0004]除这种方式外，还可以采用交流信号作为栅极驱动电路中的电源信号(VDD)，即所谓Scan Power技术，这种方式无需增加薄膜晶体管和/或电容的数量，从而相比上一补偿方式，可以提高显示装置的开口率。
[0005]但在全N型薄膜晶体管的栅极驱动电路中，由于N型薄膜晶体管的特性限制，直接实现交流VDD信号的输出较为困难，难以采用上述Scan Power技术对驱动晶体管的阈值电压进行补偿。
【发明内容】
[0006]本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种栅极驱动电路及OLED显示装置，其可以减少薄膜晶体管和/或电容的数量，还可以实现高电平和大电流输出。
[0007]为实现本发明的目的而提供一种栅极驱动电路，其包括多级移位寄存器，每级移位寄存器与一个反相器连接；所述移位寄存器用于向所述反相器提供第一信号和第二信号，所述第一信号为高电平时，所述第二信号为低电平，所述第一信号为低电平时，所述第二信号为高电平；所述反相器接收所述第一信号和第二信号，且其输出端与发光器件的阳极连接，用于根据所述第一信号和第二信号，生成发光信号，输入到所述发光器件中，驱动所述发光器件发光；所述反相器包括至少两个电流放大单元，以及外下拉单元；每个电流放大单元包括上拉模块、上拉保持模块、内下拉模块和驱动晶体管；每个电流放大单元中，所述上拉模块接收所述第一信号，并与上拉保持模块，以及所述驱动晶体管的栅极连接；所述上拉模块用于将所述发光信号的电位上拉；所述上拉保持模块还与所述驱动晶体管的栅极连接；所述上拉保持模块用于保持所述发光信号的电位处于上拉状态；所述内下拉模块接收第二信号，并与所述驱动晶体管的栅极连接；所述内下拉模块用于将所述上拉保持模块中的电位下拉；所述驱动晶体管的源极与高电压端连接，漏极与输出端连接；所述外下拉单元接收第二信号，并与所述输出端连接；所述外下拉单元用于将所述发光信号的电位下拉。
[0008]其中，所述每个所述电流放大单元与所述移位寄存器的上拉节点和下拉节点连接，所述外下拉单元与所述移位寄存器的上拉节点连接；所述下拉节点向所述电流放大单元提供第一信号，所述上拉节点向所述电流放大单元及外下拉单元提供第二信号。
[0009]其中，所述反相器中，电流放大单元的数量为偶数，每两个电流放大单元彼此对应。
[0010]或者，所述反相器中，电流放大单元的数量为奇数，且其中的至少两个电流放大单元彼此对应。
[0011]其中，每个电流放大单元中，上拉模块包括a晶体管和b晶体管；所述a晶体管的栅极连接所述第一信号，源极与一时钟信号端连接，漏极与所述b晶体管的栅极和源极连接；所述b晶体管的漏极与该电流放大单元中的上拉保持模块，以及驱动晶体管的栅极连接；彼此对应的两个电流放大单元中，a晶体管的源极所连接的时钟信号端不同；且在该两个时钟信号端中，任意一个时钟信号端为低电平时，另一时钟信号端为高电平。
[0012]其中，每个电流放大单元中，上拉保持模块包括c晶体管和C电容；所述c晶体管的栅极与所述b晶体管的漏极连接，源极与一时钟信号端连接，漏极与C电容的第一端连接；所述C电容的第二端连接在所述b晶体管的漏极和所述C晶体管的栅极之间；每个电流放大单元中，c晶体管的源极所连接的时钟信号端与a晶体管的源极所连接的时钟信号端不同；且在该两个时钟信号端中，任意一个时钟信号端为低电平时，另一时钟信号端为高电平。
[0013]其中，每个电流放大单元中，所述内下拉模块包括d晶体管；所述d晶体管的栅极连接所述第二信号，源极连接一低电压端，漏极连接在所述c晶体管的栅极与所述C电容的第二端之间。
[0014]其中，所述外下拉单元包括e晶体管；所述e晶体管的栅极连接所述第二信号，源极与一低电压端连接，漏极与所述输出端连接。
[0015]其中，每个电流放大单元中所述a晶体管的源极所连接的时钟信号端与该电流放大单元对应的电流放大单元中c晶体管的源极所连接的时钟信号端相同。
[0016]其中，每个所述反相器内的所述电流放大单元的数量为两个。
[0017]优选地，每个所述反相器内的所述电流放大单元的数量为四个。
[0018]其中，各所述晶体管为N型薄膜晶体管。
[0019]其中，所述移位寄存器包括第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管、第十八晶体管、第二十七晶体管，以及自举电容；所述第十五晶体管的栅极和源极与第一控制电压端连接，漏极与第十六晶体管的源极连接；所述第十六晶体管的栅极与第一时钟信号端连接，漏极与上拉节点连接；所述第十一晶体管的栅极和源极与第一时钟信号端连接，漏极与下拉节点连接；所述第二十七晶体管的栅极和源极与第二时钟信号端连接，漏极与下拉节点连接；所述第十八晶体管的栅极与下拉节点连接，源极与第一低电压端连接，漏极与第十三晶体管的源极连接；所述第十三晶体管的栅极与下拉节点连接，漏极与上拉节点连接；所述第十七晶体管的栅极与第二控制电压端连接，源极与第一低电压端连接，漏极与所述第十四晶体管的源极连接；所述第十四晶体管的栅极与第二控制电压端连接，漏极与上拉节点连接；所述第十二晶体管的栅极与上拉节点连接，源极与第一低电压端连接，漏极与下拉节点连接；所述第八晶体管的栅极与上拉节点连接，源极与第二时钟信号端连接，漏极与第十晶体管的栅极连接；所述第九晶体管的栅极与下拉节点连接，源极与第一低电压端连接，漏极与第十晶体管的栅极连接；所述第七晶体管的栅极与上拉节点连接，源极与第二时钟信号端连接，漏极与所述第十晶体管的源极连接；所述第六晶体管的栅极与下拉节点连接，源极与第二低电压端连接，漏极与所述第十晶体管的源极连接；所述第五晶体管的栅极与上拉节点连接，源极与第二时钟信号端连接；所述第四晶体管的栅极与下拉节点连接，源极与第二低电压端连接；所述第十晶体管的漏极连接在第十八晶体管的漏极和第十三晶体管的源极之间，且还连接在第十七晶体管的漏极和第十四晶体管的源极之间；所述自举电容的第一端连接在上拉节点，第二端与所述第二十七晶体管的漏极连接。
[0020]其中，所述移位寄存器还包括输出端，所述第四晶体管的漏极和第五晶体管的漏极与所述移位寄存器的输出端连接，所述输出端空置。
[0021]作为另一个技术方案，本发明还提供一种OLED显示装置，所述OLED显示装置包括本发明提供的上述栅极驱动电路。
[0022]本发明具有以下有益效果:
[0023]本发明提供的栅极驱动电路，其每级移位寄存器与一个反相器连接，反相器根据移位寄存器提供的第一信号和第二信号，生成发光信号，驱动发光器件发光；在该过程中，可以采用交流电源信号，对驱动晶体管的阈值电压进行补偿，与现有技术相比，可以减少薄膜晶体管和/或电容的数量，提高显示装置的开口率。并且，本发明提供的栅极驱动电路输入到发光器件中的电平和电流较大，可以实现高电平和大电流输出。
[0024]本发明提供的OLED显示装置，其采用本发明上述实施方式提供的栅极驱动电路，与现有技术相比，可以减少薄膜晶体管和/或电容的数量，提高显示装置的开口率；并且，还可以实现高电平和大电流输出。