而与像素值对应的透过率。因此，对于MLS驱动而需要多值的共通电压或分段电压。
[0065]如上所述，由于STN液晶的MLS驱动使用多值的电压，因此需要多个外置电容，从而使放电电流变大。由于在本实施方式中能够将放电电流的产生时刻分散，因此即使在如MLS驱动这样使用多值的电压的情况下，也能够对放电电流的峰值进行抑制。
[0066]接下来，对放电电路140进行详细说明。放电电路140包括被连接于节点NVQ与接地电压VSS的节点之间的开关元件SWQA(第二开关电路)、和被连接于节点NVQ与系统电源电压VDD的节点之间的开关元件SWQB。此外，还包括被连接于节点NV3与接地电压VSS的节点之间的开关元件SWV3(第一开关电路)。此外，还包括被连接于节点NV2与接地电压VSS的节点之间的开关元件SWV2 (第三开关电路)、和分别被连接于节点NV1、NVC、匪1、NM2与接地电压VSS的节点之间的开关元件SWV1、SWVC、SWM1、SWM2。
[0067]控制电路110通过对这些的开关元件进行导通或断开控制，从而对放电动作进行控制。具体而言，在将系统的电源断开的情况下，系统的处理部(例如图9的处理部310)向控制电路110发出电源断开的程序的指示。时序为，显示动作的中断、内置电源(电压生成电路100)的断开、放电动作、硬件复位(驱动器200的IC的复位)的顺序。而且，最后，处理部将系统的电源断开。在放电动作的指令从处理部而被输入的情况下，控制电路110在内部开始进行放电动作的时程序。
[0068]3.比较例以及IXD模块
[0069]那么，如图1所说明的那样，当同时对全部的节点进行放电时，会对驱动器200的内部电路产生影响。对于这一点，以STN液晶的LCD模块作为示例进行详细说明。
[0070]图4表示出比较例的放电电流的时序图。在该比较例中，当开始进行放电动作时，由于放电电路140中各个节点的电压同时向接地电压VSS方向下降，且向接地电压VSS的节点同时流入放电电流，因此放电电流的峰值变得非常大。
[0071]图5为表示安装了驱动器200的IXD模块300 (光电装置)的结构例。IXD模块300包括未图示的玻璃基板，且在该玻璃基板上形成有STN液晶的像素阵列。像素阵列的电极由透明电极(透明导电膜、氧化铟锡(ITO:1ndium Tin Oxide)形成，并且该透明电极在玻璃基板上延长，且作为共通或分段的配线而与驱动器200连接。同样地，电源用的配线也由玻璃基板上的透明电极形成。
[0072]具体而言，驱动器200作为集成电路装置(IC)而被安装于玻璃基板上，且驱动器200的系统电源端子TVD、逻辑电源端子TV1、逻辑用的接地端子TVS、模拟用的接地端子TMV分别通过透明电极的配线而与IXD模块的端子TVDM、TVIM, TVSM、TMVM连接。另外，不包括金属配线，而仅通过透明电极的配线来进行连接。在图5中由RVD、RV1、RVS、RMV分别表示这些布线电阻。
[0073]透明电极的电阻值例如在分段用的配线中为数千Ω，是非常高的。因此，即使设为电源用的较粗的配线，配线电阻也例如为30Ω左右。虽然只要使用金属配线便能够降低电阻，但是若考虑到模块的成本，则优选为使用透明电极。此外，由于同样从成本的角度考虑，透明电极的配线的粗细有限度，因此以何种方式都会使电源的配线电阻存在。
[0074]将同时对升压电路10、共通电压生成电路50、分段电压生成电路60的输出节点进行放电时的放电电流设为例如30MA。由于接地配线的电阻RMV为大约30 Ω，因此驱动器200内的接地电压MV3_IC大约上升0.9V。
[0075]图6为表示伴随着放电而产生的电压变动的说明图。如上所述，在开始放电动作后，驱动器200内的接地电压MV3_IC上升至0.9V。该模拟用的接地电压MV3_IC与逻辑用的接地电压VSS_IC例如为了防止噪音等而被分离，但是通过静电保护电路130而互相连接。由于当模拟用的接地电压MV3_IC超过0.6V时，会向静电保护电路130的二极管施加正向的电压，因此放电电流(的一部分)流向逻辑用的接地电压VSS_IC。
[0076]逻辑用的接地配线的电阻RVS也为同等程度的30 Ω，并且假设当放电电流全部流向逻辑用的接地电压VSS_IC时，驱动器200内部的逻辑用的接地电压VSS_IC上升M =0.9V。驱动器200通过内置的逻辑电源生成电路120而生成控制电路110等逻辑电路的电源。由于逻辑电源生成电路120以逻辑用的接地电压VSS_IC作为基准而生成逻辑用的电源电压VDI，因此当逻辑用的接地电压VSS_IC上升AV = 0.9V时，逻辑用的电源电压VDI也同样地上升Δν = 0.9V。
[0077]该逻辑用的电源电压VDI对稳定化用的电容器CVI进行充电。由于逻辑电源生成电路120的灌电流为了削减消費电流而非常地小，因此暂时对电容器CVI进行充电的电压并不会立即降低。另一方面，由于当放电电流变小时逻辑用的接地电压VSS_IC会立即降低，因此逻辑用的电源电压VDI与逻辑用的接地电压VSS_IC之差VDI’最大上升AV =0.9V。例如当将通常的逻辑用的电源电压VDI设为2.5V时，则最大上升至3.4V。
[0078]虽然一般情况下构成逻辑电路的晶体管为低耐压，但是若该耐压的最大限度为例如3V左右，则3.4V超出了最大额定值。即使没达到使晶体管损坏的程度，也有可能因每次电源断开时反复被施加耐压值附近的电压，而使逻辑电路在长期使用期间被永久破坏。
[0079]如上所述，在STN液晶的LCD模块中存在因放电电流而使驱动器IC的长期可靠性下降的课题。
[0080]4.放电动作的详细内容
[0081]图7为表示本实施方式中放电动作的时序图。当开始进行放电动作时，控制电路110在时刻tc处将与分段电压对应的开关元件SWV2、SffVU SWVC, SWMU SWM2导通。接下来，控制电路110在时刻td(tc < td)处将与共通电压对应的开关元件SWV3设为导通，之后，在时刻te (td < te)处将与升压电路10的输出电压VOUT对应的开关元件SWQA设为导通。
[0082]时刻tc、td、te是考虑了外置电容器的容量、放电路径的电阻值等而决定的。也可以采用如下方式，例如，设置未图示的寄存器，从而能够通过该寄存器值而对时刻进行变更。
[0083]当以上述的顺序而将开关元件导通时，由于分段电压V2、V1、VC、MVU MV2 <共通电压V3 <电压VOUT，因此从较低电压的一侧依次进行放电。如图2所述，通过从较低电压的一侧依次进行放电，从而能够实质上避免放电电流同时进行流动的情况，进而分散放电电流的产生时刻，且可使电流峰值缩小。作为该结果，能够使逻辑用的电源电压VDI不会超出耐压的最大额定值，从而能够确保证驱动器IC的长期可靠性。尤其在向精细化发展的半导体中，倾向于逻辑用的电源电压VDI低电压化(即耐压降低)，因此本实施方式的实用性较高。
[0084]另外，虽然升压电路10的输出电压VOUT率先通过开关元件SWQA导通而趋向于接地电压VSS，但是此后开关元件SWQA变为断开，而使开关元件SWQB变为导通。该切换在电压VOUT接近于系统电源电压VDD时被实施，且输出电压VOUT最终结束于系统电源电压VDD。例如，控制电路110可进行切换，或者也可以采用通过未图示的模拟电路而对电压VOUT的降低进行检测的方式进行切换。
[0085]进行该切换例如是因为如下理由。S卩，在升压电路10内的晶体管中包含PN结，并且在该PN结上连接有系统电源电压VDD和输出电压VOUT的情况下，当VDD > VOUT时PN结成为正向。为了避免这种情况，而使电压VOUT收敛于系统电源电压VDD。若从最开始便对系统电源电压VDD进行放电，则不仅放电的速度依赖于系统电源的能力，而且系统电源电压VDD的上升会对系统的电路产生不利影响。因此，从最开始便对接地电压VSS进行放电。
[0086]5.光电装置
[0087]图8为表示能够应用本实施方式的驱动器200的光电装置(显示装置)的结构例。光电装置包括驱动器200和显示面板2