块(2)由分形扫描序列产生模块(21)连接行列地址产生模块(22)构成，分形扫描序列产生模块(21)通过状态机产生扫描序列即位码和子空间码，行列地址产生模块(22)用于对分形扫描序列产生模块(21)输出的扫描序列进行处理产生行列地址后输入到存储显示模块(3)中的微显示器(32);存储显示模块(3)由数据存储器(31)连接微显示器(32)构成，数据存储器(31)用于存储图像信息输出灰度数据到微显示器(32)，微显示器(32)用于将灰度数据显示于微屏幕上。2.根据权利要求1所述的伽玛校正的分形扫描显示控制系统，其特征在于:所述的分形扫描序列产生模块(21)用于通过状态机产生扫描序列即位码和子空间码，由图像数据输入经 Cyclone IV_EP4CE15F17C8N 芯片构成，Cyclone IV_EP4CE15F17C8N 芯片内由数据分块、近似不变集提取和IFS代码提取顺序连接，IFS代码输出构成，Cyclone IV_EP4CE15F17C8N芯片内由IFS代码恢复、不变集F迭代生成、图像合并和重建图像数据顺序连接，图像数据输出构成；通过所述分形扫描序列产生模块(21)，图像压缩比高，但压缩后的文件容量与图像像素数无关，且解压缩速度快，能够有效提高灰度扫描利用率，从而提高灰度等级和画面质量。3.根据权利要求1所述的一种支持伽玛校正的分形扫描显示控制系统，其特征在于:所述视频接口(11)用于接收图像帧数据，所述的视频接口(11)为TV射频、AV复合视频、S端子、DV1、VGA或者是HDMI。4.根据权利要求1所述的伽玛校正的分形扫描显示控制系统，其特征在于:所述的颜色数据处理模块(14)对图像颜色信号进行数据处理，由数据信号经嵌入式微处理器(141)连接JTAG接口电路(142)构成JTAG接口电路(142)原理主要是通过JTAG接口直接进行仿真调试与实时跟踪，嵌入式微处理器(141)为任意一种可处理精简指令或复杂指令、单指令或多指令、单任务或多任务的微处理器。5.根据权利要求1所述的伽玛校正的分形扫描显示控制系统，其特征在于:所述的伽玛校正模块(12 )对视频接口信号(11)进行伽玛校正，由伽玛控制器(121)连接伽玛寄存器(122)和伽玛运算器(123)构成；伽玛控制器(121)、伽玛寄存器(122)和存储控制器(123)集成于同一块集成芯片上，伽玛寄存器(122)用于存储与期望伽玛曲线相关的参数，伽玛曲线计算器(123)用于生成相应的伽玛曲线，伽玛校正模块(12)中有可以随机访问伽玛寄存器(122)的伽玛控制器(121)，该伽玛控制器(121)可以当输入锁存信号有效时，将伽玛寄存器的数据进行译码，该译码数据即为下一个期望伽玛参数，从而随机驱动特定的伽玛校正参数。6.根据权利要求1所述的伽玛校正的分形扫描显示控制系统，其特征在于:所述的微显示器(32)为一种微型显示设备，可采用硅基液晶微显示器、硅基有机发光微显示器、硅基无机发光微显示器、非硅基发光微显示器和微型CRT显示器中任一种，对角线尺寸小于3.3cm，像素分辨率不低于640 X 480，单个色彩分量的灰度不低于32级，支持双目3D应用，支持亮度、对比度和色彩饱和度调整，支持伽马矫正，支持单色YCbCr/RGB图像格式，支持PAL/NTSC/SMPTE图像制式，支持逐行或隔行扫描模式，支持VGA/DVI/RGB输入方式。7.根据权利要求1所述的一种支持伽玛校正的分形扫描显示控制系统，其特征在于:所述的SRAM读写控制模块(15)用于接收视频接口(11)中的同步信号和像素时钟信号，并将混合后的有效数据写入SRAM存储器中，还用于从SRAM读写控制模块中读出已经存储的有效数据包，包括状态寄存器、控制寄存器、时钟发生器，控制寄存器包括用于配置需要存储跟踪信息处理器的存储配置单元、以及控制SRAM控制器的启动和暂停的开关控制单元，状态寄存器包括用于标示存储至SRAM存储器中有效数据包个数的数据包个数状态控制单J L ο8.根据权利要求1所述的一种支持伽玛校正的分形扫描显示控制系统，其特征在于:所述的行列地址产生模块(22)用于对分形扫描序列产生模块输出的扫描序列进行处理并产生行列地址，包括数据寄存器、行列地址发生器，数据译码器和数据寄存器用来存储分形扫描序列产生模块输出的位码、子空间码、序列中的消隐码和最后一个码值，行列地址发生器用于产生数据的行列地址，数据译码器用于对行列地址进行译码并输出给数据存储器(31)。9.根据权利要求1所述的一种支持伽玛校正的分形扫描显示控制系统，其特征在于:所述的行数据计数模块(13)用于接收视频接口输出行同步信号和场同步信号，处理后得到行同步计数信号和像素地址信号输出给SRAM读写控制模块(15)，包括行数据计数器、地址寄存器和分频器，行数据计数器用来对行同步信号的行进行计数，地址寄存器用来存放当前像素点的坐标地址，分频器用来对系统时钟信号进行分频获取所需的时钟信号。10.根据权利要求1所述的一种支持伽玛校正的分形扫描显示控制系统，其特征在于:所述的数据存储控制器(31)用来存储SRAM读写控制模块(15)输出写数据地址和行列地址产生模块输出的行列地址以及颜色处理模块输出的颜色数据，并输出灰度数据到微显示器(32)模块，该数据存储器(31)为一种易失性存储器或易失性存储器，存储空间至少为512Mo11.根据权利要求1所述的一种支持伽玛校正的分形扫描显示控制系统，其特征在于:所述一种支持伽玛校正的分形扫描显示控制系统中还可以包含有电源管理模块(4)，用于在空闲时间切断视频接口( 11)、伽玛校正(12 )、行数据产生模块(13 )和SRAM读写控制模块(15)的电源；所述电源管理模块(4)还可在系统空闲时切断分形扫描序列产生模块(21)、行列地址产生模块(22)、数据存储器(31)和微显示器(32)的电源。12.根据权利要求1所述的一种支持伽玛校正的分形扫描显示控制系统，其特征在于:还包括中断控制器(5)，用于控制中断，当伽玛校正(12)、行数据处理模块(13)、颜色数据处理模块(14)、SRAM读写控制模块(15)、分形扫描序列产生模块(21 )、行列地址产生模块(22)发出有效中断信号时，所述中断控制器(5)及时通知颜色处理模块中的人嵌入式微处理器做出响应。
【专利摘要】本发明涉及一种支持伽玛校正的分形扫描显示控制系统，它由数据处理模块和分形扫描模块连接存储显示模块构成。所述数据处理模块用于采集和处理视频接口信号，由视频接口经伽玛校正模块连接颜色处理模块，并经行数据计数模块连接SRAM读写控制模块构成，伽玛校正模块用于对视频接口输出的图像信号进行伽玛校正，行数据计数模块用于对用于接收视频接口输出行同步信号和场同步信号并进行行数据的计数；所述的分形扫描模块由分形扫描序列产生模块连接行列地址产生模块构成，分形扫描序列产生模块通过状态机产生扫描序列，行列地址产生模块用于对分形扫描序列产生模块输出的扫描序列进行处理并产生行列地址后输出到微显示器。本发明不仅能够提高显示系统扫描效率，还能降低系统功耗。
【IPC分类】H04N9/64, H04N9/69, G09G5/00
【公开号】CN105185350
【申请号】CN201510610337
【发明人】季渊, 黄长川, 冉峰, 刘万林, 李天
【申请人】上海大学
【公开日】2015年12月23日
【申请日】2015年9月23日