栅极驱动基板和使用栅极驱动基板的液晶显示器的制造方法
【技术领域】
[0001]本发明是有关于一种液晶显示器，尤指一种使用栅极驱动(Gate driver onarray，GOA)基板的液晶显示器。
【背景技术】
[0002]GOA电路是利用薄膜晶体管液晶显示器Array制程将栅极驱动器制作在具有薄膜晶体管(Thin film transistor，TFT)阵列的栅极驱动基板上，以实现逐行扫描的驱动方式。
[0003]GOA电路包含数个移位缓存单元，每一移位缓存单元由上拉电路(Pull-upcircuit)、上拉控制电路(Pull-up control circuit)、下拉电路(Pull-down circuit)、下拉保持电路(Pull-down Holding circuit)、以及负责电位抬升的上升电路(Boostcircuit)组成。
[0004]上拉电路主要负责将输入的时钟信号(Clock)输出至薄膜晶体管的栅极，作为液晶显示器的驱动信号。上拉控制电路负责控制上拉电路的打开，一般是由上级GOA电路传递来的信号作用。下拉电路负责在输出扫描信号后，快速地将扫描信号(亦即薄膜晶体管的栅极的电位)拉低为低电平。下拉保持电路则负责将扫描信号和上拉电路的信号(亦即施加于Q点的信号)保持在关闭状态(即设定的负电位)，通常有两个下拉保持电路交替作用。上升电路则负责Q点电位的二次抬升，这样确保上拉电路的G(n)正常输出。
[0005]—般来说，本级移位缓存单元的Q点电压是由前一级移位缓存单元的输出电压将其上拉，Q点电压是由后一级移位缓存单元的输出电压将其下拉。因此GOA电路至少需要两个起始信号STVl和STV2，其中起始信号STVl作为第一级移位缓存单元的Q点上拉信号，起始信号STV2作为最后一级移位缓存单元Q点的下拉信号。但是使用两个起始信号STVl和STV2就需要更多的导线来传输信号，增加设计的复杂度。
【发明内容】
[0006]有鉴于此，本发明的目的是提供一种栅极驱动基板和使用栅极驱动基板的液晶显示器，以解决现有技术的问题。
[0007]本发明的技术方案提供一种栅极驱动基板，其包含:数个呈矩阵排列的像素单元；数个晶体管，每一晶体管电性连接于其中一个像素单元；以及N个移位缓存单元，N个所述移位缓存单元以串联的方式耦接，每M个所述移位缓存单元由M个时钟信号控制，第一级移位缓存单元用来依据第一时钟信号以及起始信号，在输出端输出扫描信号脉冲，最后一级移位缓存单元用来依据第M个时钟信号以及所述起始信号，在输出端输出扫描信号脉冲，其中N、M皆为正整数，且N大于M，其特征在于，所述起始信号的频率等于显示一帧画面的更新频率，M个所述时钟信号是依序轮流输出信号脉冲，且M个所述时钟信号的信号脉冲输出时间彼此不重叠，所述起始信号的脉宽起始于扫描第一帧画面时施加在所述最后一级移位缓存单元的所述第M个时钟信号的下降沿，并结束于扫描第二帧画面时施加在所述第一级移位缓存单元的所述第一个时钟信号的上升沿，所述第二帧画面是所述第一帧画面的下一帧画面。
[0008]依据本发明，每一移位缓存单元包含:上拉电路，其包含第一晶体管，其栅极耦接于第一节点，源极耦接于所述时钟信号，漏极耦接于所述输出端，用来依据所述时钟信号，由所述输出端提供所述扫描信号脉冲；上拉控制电路，其包含第二晶体管，其栅极耦接于所述每一移位缓存单元的前一个移位缓存单元的输出端，源极耦接于第一电源电压，漏极耦接于所述第一节点，用来依据所述每一移位缓存单元的前一个移位缓存单元的所述扫描信号脉冲，导通所述上拉电路；上升电路，耦接于所述第一节点和所述输出端之间，用来抬升所述第一节点的电位；下拉保持电路，耦接于所述第一节点、所述时钟信号以及第二电源电压，用来依据维持所述第一节点的低电平；以及下拉电路，耦接于所述第二电源电压、所述输出端以及所述每一移位缓存单元的下一个移位缓存单元的输出端，用来下拉所述第一节点的电位至所述第二电源电压。
[0009]依据本发明，所述下拉电路包含:第三晶体管，其漏极电性连接于所述输出端，其源极电性连接于所述第二电源电压；以及第四晶体管，其漏极电性连接于所述第一节点，其源极电性连接于所述第二电源电压，其栅极电性连接于所述第三晶体管的栅极。
[0010]本发明的技术方案另提供一种栅极驱动基板，其包含数个呈矩阵排列的像素单元；数个晶体管，每一晶体管电性连接于其中一个像素单元；以及N个移位缓存单元，N个所述移位缓存单元以串联的方式耦接，每M个所述移位缓存单元由M个时钟信号控制，第一级移位缓存单元用来依据第一时钟信号以及起始信号，在输出端输出扫描信号脉冲，最后一级移位缓存单元用来依据第M个时钟信号以及所述起始信号，在输出端输出扫描信号脉冲，其中N、M皆为正整数，且N大于M，其特征在于，所述起始信号的脉宽起始于扫描第一帧画面时施加在所述最后一级移位缓存单元的所述第M个时钟信号的下降沿，并结束于扫描第二帧画面时施加在所述第一级移位缓存单元的所述第一个时钟信号的上升沿，所述第二帧画面是所述第一帧画面的下一帧画面。
[0011]依据本发明，所述起始信号的频率等于显示一帧画面的更新频率。
[0012]依据本发明，M个所述时钟信号是依序轮流输出信号脉冲，且M个所述时钟信号的信号脉冲输出时间彼此不重叠。
[0013]依据本发明，每一移位缓存单元包含:上拉电路，其包含第一晶体管，其栅极耦接于第一节点，源极耦接于所述时钟信号，漏极耦接于所述输出端，用来依据所述时钟信号，由所述输出端提供所述扫描信号脉冲；上拉控制电路，其包含第二晶体管，其栅极耦接于所述每一移位缓存单元的前一个移位缓存单元的输出端，源极耦接于第一电源电压，漏极耦接于所述第一节点，用来依据所述每一移位缓存单元的前一个移位缓存单元的所述扫描信号脉冲，导通所述上拉电路；下拉保持电路，耦接于所述第一节点、所述时钟信号以及第二电源电压，用来依据维持所述第一节点的低电平；以及下拉电路，耦接于所述第二电源电压、所述输出端以及所述每一移位缓存单元的下一个移位缓存单元的输出端，用来下拉所述第一节点的电位至所述第二电源电压。
[0014]依据本发明，所述移位缓存单元另包含上升电路，耦接于所述第一节点和所述输出端之间，用来抬升所述第一节点的电位。
[0015]依据本发明，所述下拉电路包含:第三晶体管，其漏极电性连接于所述输出端，其源极电性连接于所述第二电源电压；以及第四晶体管，其漏极电性连接于所述第一节点，其源极电性连接于所述第二电源电压，其栅极电性连接于所述第三晶体管的栅极。
[0016]本发明的技术方案又提供一种液晶显示器，其包含液晶显示面板、源极驱动器以及上述的栅极驱动基板，所述液晶显示面板包含数个像素单元以及数个晶体管，所述栅极驱动基板输出扫描信号使得数个所述晶体管开启，同时所述源极驱动器输出对应的数据信号至数个所述像素单元使其显示灰阶。
[0017]相较于现有技术，本发明的栅极驱动基板的第一级移位缓存单元和最后一级移位缓存单元都是用来依据起始信号来驱动以输出扫描信号脉冲。因此可以减少传输起始信号的导线数量，简化布局设计(Layout)的复杂度。
[0018]为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
【附图说明】
[0019]图1是本发明的液晶显示器的功能方块图。
[0020]图2是本发明的栅极驱动基板的移位缓存单元SR(η)的方块图。
[0021]图3是图2移位缓存单元的较佳实施例的电路图。
[0022]图4是图3所示各种输入信号、输出信号和节点电压的时序图。
【具体实施方式】
[0023]请参阅图1，图1是本发明的液晶显示器10的功能方块图。液晶显示器10包含栅极驱动基板14以及源极驱动器(source driver) 16。栅极驱动基板14包含数个呈矩阵排列的像素(pixel)，而每一个像素包含三个分别代表红绿蓝(RGB)三原色的像素单元20构成。以一个1024X768分辨率的液晶显示器10来说，共需要1024X768X3个像素单元20组合而成。栅极驱动基板14输出扫描信号使得每一行的晶体管22依序开启，同时源极驱动器16则输出对应的数据信号至一整列的像素单元20使其充电到各自所需的电压，以显示不同的灰阶。当同一行充电完毕后，栅极驱动基板14便将该行的扫描信号关闭，然后栅极驱动基板14再输出扫描信号将下一行的晶体管22打开，再由源极驱动器16对下一行的像素单元20进行充放电。如此依序下去，直到液晶显示面板12的所有像素单元20都充电完成，再从第一行开始充电。
[0024]在目前的液晶显示面板设计中，源极驱动器16即每隔一固定间隔输出扫描信号。以一个1024X768分辨率的液晶显示器10以及60Hz的更新频率为例，每一个画面的显示时间约为1/60 = 16.67ms。所以每一个扫描信号的脉冲为16.67ms/768 = 21.7 μ S。而源极驱动器16则在这21.7 μ s的时间内，将像素单元20充放电到所需的电压，以显示出相对应的灰阶。
[0025]请参阅图2，图2是本发明的栅极驱动基板14的移位缓存单元SR (η)的方块图。源极驱动器16包含N个串接(cascade-connected)的移位缓存单元SR (η)，每M个移位缓存单元SR(n)由M个时钟信号控制，其中n、N、M皆为正整数，且N大于M，n小于等于N。以一个1024X768分辨率的液晶显示器10为例，N为768，M可以为4。本实施例的每四个移位缓存单元SR (4m-3)、SR (4m_2)、SR (4m-1)、SR (4m)分别由四个时钟信号CK1-CK4所控制，其中m为O或正整数，且m小于或等于M/4。四个时钟信号CK1-CK4的脉冲依序轮流产生，且四个时钟信号CK1-CK4的脉冲互不重叠。移位缓存单元SR (η)用来依据时钟信号以及每一移位缓存单元SR (η)之前一级移位缓存单元SR (η-l)的输出端G(n_l)输出的扫描信号，自输出端G(n)输出扫描信号。第一级移位缓存单元SR(I)接收到起始脉冲(start pulse)STV后，移位缓存单元SR (I)就会依据时钟信号CKl于输出端G(I)输出扫描信号脉冲。接下来，第二级移位缓存单元SR(2)在