显示装置的制造方法

显示装置的制造方法
【专利说明】
[0001] 相关申请的交叉引用
[0002] 本申请要求于2014年6月27日提交的韩国专利申请No. 10-2014-0079573、于 2014年8月6日提交的韩国专利申请No. 10-2014-0101323以及于2014年10月27日提交 的韩国专利申请No. 10-2014-0146039的权益，其全部内容通过引用目的并入本文就像在 本文中阐述一样。
技术领域
[0003] 本公开内容的实施方式涉及显示装置，在所述显示装置中，每个像素被划分成红 色子像素、绿色子像素、蓝色子像素和白色子像素。
【背景技术】
[0004] 各种平板显示例如液晶显示（LCD)、等离子体显示面板（PDP)、有机发光二极管 (0LED)显示和电泳显示（EPD)得到发展。液晶显示通过基于数据电压控制而施加至液晶分 子的电场来显示图像。有源矩阵液晶显示包括每个像素中的薄膜晶体管（TFT)。
[0005] 液晶显示包括：液晶显示面板；背光单元，该背光单元将光照射在液晶显示面板 上；源极驱动器集成电路（1C)，该源极驱动器集成电路用于将数据电压提供至液晶显示面 板的数据线；栅极驱动器1C，该栅极驱动器1C用于将栅极脉冲（或扫描脉冲）提供至液晶 显示面板的栅极线（或扫描线）；控制电路，该控制电路用于控制源极驱动器1C和栅极驱 动器1C ;光源驱动电路，该光源驱动电路用于驱动背光单元的光源；等。
[0006] 将白色（W)子像素添加至包括红色（R)子像素、绿色（G)子像素和蓝色（B)子像 素的每个像素的液晶显示得到发展。在以下的描述中，将每个像素划分成R子像素、G子像 素、B子像素和W子像素的显示装置被称为RGBW型显示装置。W子像素增大每个像素的亮 度并且减少背光单元的亮度，从而减少液晶显示的功耗。
[0007] 近来，能够减少源极驱动器1C的数量的各种方法试图减少具有高分辨率的大屏 幕显示装置的成本。然而，由于像素的非均匀充电状态、极性的非均匀分布等，可能产生显 示面板的线之间的亮度偏差，从而产生图像质量的降低。

【发明内容】

[0008] 本公开内容的实施方式提供能够提高RGBW型DRD (双速率驱动）显示装置的图像 质量的显示装置。
[0009] 在一个方面，存在包括多个数据线和多个栅极线的显示装置，该显示装置包括像 素阵列，该像素阵列包括第一颜色至第四颜色的第一组子像素和第一颜色至第四颜色的第 二组子像素，第一组子像素和第二组子像素连接至相同的数据线。显示装置还包括被配置 成生成第一数据电压和第二数据电压的数据驱动器，第一数据电压相对于施加至像素阵列 的公共电压具有第一极性，并且第二数据电压相对于公共电压具有与第一极性不同的第二 极性，并且其中，数据驱动器经由数据线将第一极性的第一数据电压施加至第一颜色至第 四颜色的第一组子像素，并且随后经由数据线将第二极性的第二数据电压施加至第一颜色 至第四颜色的第二组子像素。
[0010] 数据驱动器依次生成第一颜色至第四颜色在第一极性处的数据电压，并且依次生 成第一颜色至第四颜色在第二极性处的第二数据电压。
[0011] 数据驱动器包括：第一开关，该第一开关被配置成在第一定时接通并且在属于第 一数据线组的数据线上的子像素之间进行电荷共享；以及第二开关，该第二开关被配置成 在与第一定时不同的第二定时接通并且在属于第二数据线组的数据线上的子像素之间进 行电荷共享。
[0012] 在另一方面，显示装置包括：多个栅极线；多个数据线，该数据线与栅极线相交； 多个像素，每个像素包括不同颜色的多个子像素并且多个子像素被布置在与像素对应的行 中；数据驱动器，该数据驱动器使用相对于施加至多个像素的公共电压具有第一极性的第 一数据电压依次驱动第一组子像素，第一组子像素中的子像素中的属于不同的像素的至少 一些子像素位于不同的行中，并且第一组子像素中的每个子像素与不同的颜色关联；以及 栅极驱动器，该栅极驱动器被配置成将栅极脉冲提供至多个栅极线，栅极脉冲与第一数据 电压同步。
【附图说明】
[0013] 所包括的附图用于提供对本发明的进一步的理解并且结合在本说明书中并构成 本说明书的一部分，附图示出本发明的实施例并且与描述一起用于阐述本发明的原理。在 附图中：
[0014] 图1是示出根据示例性实施方式的显示装置的框图；
[0015] 图2示出根据一个实施方式的源极驱动器集成电路（1C)和覆晶薄膜（C0F);
[0016] 图3至图6示出根据第一实施方式的像素阵列的充电顺序和数据电压的极性；
[0017]图7示出每种颜色的数据的用于补偿图6所示的像素的电荷量之间的差异的伽马 补偿曲线；
[0018] 图8示出根据第一实施方式的定时控制器的用于实现图3至图6所示的像素阵列 的数据电压充电顺序的数据重新排列处理；
[0019] 图9至图12示出根据第二实施方式的像素阵列的充电顺序和数据电压的极性；
[0020] 图13示出每种颜色的数据的用于补偿图12所示的像素的电荷量之间的差异的伽 马补偿曲线；
[0021] 图14A至图14G示出在图5所示的像素阵列中再现的各种颜色；
[0022] 图15示出根据示例性实施方式的像素阵列的结构应用于缺少W子像素的RGB型 颜色显示装置的示例；
[0023] 图16A至图16F示出在图5所示的RGB型颜色显示装置中再现的各种颜色；
[0024] 图17A和图17B示出RGBW型显示装置的像素阵列被划分成多个块并且相邻的块 的极性分布被反转的示例；
[0025] 图18A和图18B示出RGB型显示装置的像素阵列被划分成多个块并且相邻的块的 极性分布被反转的示例；
[0026] 图19A至图19D和图20A至图20D示出两种类型的问题图案作为示例并且示出第 一块和第二块之间的极性抵消效果；
[0027] 图21示出根据本公开内容的第三实施方式的像素阵列的充电顺序；
[0028] 图22示出根据本公开内容的第四实施方式的像素阵列的充电顺序；
[0029] 图23A至图23H示出应用根据第三实施方式和第四实施方式的像素阵列的充电顺 序的各种不例；
[0030] 图24至图29示出应用根据第三实施方式的像素阵列的充电顺序的像素阵列的极 性以及像素的电荷量；
[0031] 图30示出驱动根据第三实施方式的像素阵列中的奇序数的栅极线的示例；
[0032] 图31示出驱动根据第三实施方式的像素阵列中的偶序数的栅极线的示例；
[0033] 图32和图33示出两种类型的问题图案作为示例并且示出RGBW型DRD显示装置 的图像质量提高效果。
[0034] 图34至图43示出根据示例性实施方式的显示装置中的数据电压的充电顺序的各 种示例；
[0035] 图44是示出通用高阻抗（Hi-Z)切换方法和通用电荷共享方法的波形图；
[0036] 图45是示出根据第一实施方式的源极驱动器1C的电路图；
[0037] 图46是示出根据示例性实施方式的用于控制电荷共享方法的极性控制信号的波 形图；
[0038] 图47是示出施加至第一数据线至第四数据线的数据电压的极性波形、输出定时 波形和电荷共享定时波形的波形图；
[0039] 图48是示出根据示例性实施方式的电荷共享定时的波形图；
[0040] 图49示出根据示例性实施方式的电荷共享方法、通用hi-z (阻抗）切换方法和通 用电荷共享方法关于数据电压的电荷量、频率和动态功耗的比较；
[0041] 图50示出通用hi-Z(阻抗）切换方法、通用电荷共享方法和根据示例性实施方式 的电荷共享方法针对白色的比较；
[0042] 图51示出通用hi-Z(阻抗）切换方法、通用电荷共享方法和根据示例性实施方式 的电荷共享方法针对红色的比较；
[0043] 图52示出通用hi-Z(阻抗）切换方法、通用电荷共享方法和根据示例性实施方式 的电荷共享方法针对绿色的比较；
[0044] 图53示出通用hi-Z(阻抗）切换方法、通用电荷共享方法和根据示例性实施方式 的电荷共享方法针对蓝色的比较；
[0045] 图54示出通用hi-Z (阻抗）切换方法、通用电荷共享方法和根据示例性实施方式 的电荷共享方法针对青色的比较；
[0046] 图55示出通用hi-Z(阻抗）切换方法、通用电荷共享方法和根据示例性实施方式 的电荷共享方法针对黄色的比较；
[0047] 图56示出通用hi-Z(阻抗）切换方法、通用电荷共享方法和根据示例性实施方式 的电荷共享方法针对品红色的比较；
[0048] 图57是示出根据第二实施方式的源极驱动器1C的电路图；以及
[0049] 图58是示出根据第三实施方式的源极驱动器1C的电路图。
【具体实施方式】
[0050] 根据示例性实施方式的显示装置可以被实现为能够显示颜色的平板显示例如液 晶显示（LCD)、等离子体显示面板（PDP)和有机发光二极管（0LED)显示。在以下描述中， 将使用液晶显示作为平板显示的示例来描述本公开内容的实施方式。也可以使用其他平板 显示。例如，可以将根据本公开内容的实施方式的红色（R)子像素、绿色（G)子像素、蓝色 (B)子像素和白色（W)子像素的布置应用于0LED显示。
[0051] 现在，将详细提及本公开内容的实施方式，本公开内容的实施方式的示例在附图 中示出。如果可能，贯穿附图将使用相同的附图标记来指示相同或相似的部件。要注意，如 果确定现有技术可能会误导本发明的实施方式，则将省略对该技术的详细描述。
[0052] 参照图1和图2,根据本公开内容的示例性实施方式的显示装置包括具有像素阵 列的显示面板100和用于将输入图像的数据写在显示面板100上的显示面板驱动电路。用 于将光均匀地照射到显示面板100上的背光单元可以布置在显示面板100下面。
[0053] 根据本公开内容的实施方式的显示装置可以被实现为双速率驱动（DRD)显示装 置，在双速率驱动显示装置中，沿水平方向（例如，x轴方向或者行线方向）彼此相邻的两个 子像素彼此共享一个数据线，以减少源极驱动器集成电路（1C)的数量。在DRD显示装置中， 因为像素阵列的数据线的数量减少，所以源极驱动器1C的数量可以减少至原来的一半。另 外，在DRD显示装置中，源极驱动器1C的操作频率增大至原来的二倍。
[0054] 显示面板100包括彼此相对放置的上基板和下基板，其中，在上基板和下基板之 间插入有液晶层。显示面板100的像素阵列包括以基于数据线S1至数据线Sm与栅极线G1 至栅极线Gn的交叉结构的矩阵形式布置的像素。
[0055] 显示面板100的下基板包括数据线S1至数据线Sm、栅极线G1至栅极线Gn、薄膜晶 体管（TFT)、连接至TFT的像素电极1、连接至像素电极1的存储电容器Cst等。每个像素 使用液晶分子来调节光的透射量，从而显示视频数据的图像，该液晶分子由被通过TFT充 电至数据电压的像素电极1与公共电压Vcom被提供至其的公共电极2之间的电压差来驱 动。
[0056] 在显示面板100的上基板上形成有包括黑矩阵（black matrix)和彩色滤光片的 彩色滤光片阵列。在竖直电场驱动方式例如扭转向列（TN)模式和竖直对准（VA)模式中， 公共电极2形成在上基板上。在水平电场驱动方式例如面内切换（IPS)模式和边缘场切换 (FFS)模式中，公共电极2与像素电极1 一起形成在下基板上。偏振片分别附接至显示面板 100的上基板和下基板。用于设置液晶的预倾斜角的取向层分别形成在显示面板100的上 基板和下基板上。
[0057] 根据本公开内容的实施方式的液晶显示可以被实现为包括透射液晶显示、半透半 反液晶显示和反射液晶显示的任何类型的液晶显示。透射液晶显示和半透半反液晶显示需 要背光单元。背光单元可以被实现为直接型背光单元或边缘型背光单元。
[0058] 显示面板驱动电路将输入图像的数据写在像素上。写在像素上的数据包括R数 据、G数据、B数据和W数据。显示面板驱动电路包括数据驱动器102、栅极驱动器104、定时 控制器20和伽马校正连接单元22。
[0059] 数据驱动器102依次生成第一颜色至第四颜色在第一极性处的数据电压。数据驱 动器102将第一颜色的数据电压的第一极性反转成第二极性并且依次生成第一颜色至第 四颜色在第二极性处的数据电压。相对于公共电压Vcom来设置第一极性和第二极性。例 如，数据电压的第一极性可以表示小于公共电压Vcom的值并且数据电压的第二极性可以 表示大于公共电压Vcom的值。可替选地，数据电压的第一极性可以表示大于公共电压Vcom 的值并且数据电压的第二极性可以表示小于公共电压Vcom的值。数据驱动器102包括第 一开关和第二开关。第一开关在第一电荷共享定时处接通并且对属于第一数据线组的数据 线S1和数据线S3进行电荷共享。第二开关在与第一电荷共享定时不同的第二电荷共享定 时处接通并且对属于第二数据线组的数据线S2和数据线S4进行电荷共享。
[0060] 如图2所示，数据驱动器102包括一个或更多个源极驱动器IC SIC。源极驱动器 IC SIC安装在柔性基板例如带式携带包（TCP)或覆晶薄膜（C0F)上并且安装在显示面板 100上。源极驱动器IC SIC的数据输出通道连接至像素阵列的数据线S1至数据线Sm。
[0061] 源极驱动器IC SIC接收输入图像的来自定时控制器20的数字视频数据。发送至 源极驱动器IC SIC的数字视频数据包括R数据、G数据、B数据和W数据。源极驱动器1C SIC在定时控制器20的控制下将输入图像的RGBW数字视频数据转换成正伽马补偿电压和 负伽马补偿电压并且输出正数据电压和负数据电压。源极驱动器IC SIC的输出电压被提 供至数据线S1至数据线Sm。
[0062] 每个像素包括R子像素、G子像素、B子像素和W子像素。如果应用像素排列绘制 算法（pentile rendering algorithm)，则每个像素可以包括两种颜色的子像素。例如，第 一像素可以包括R子像素和G子像素，并且第二像素可以包括B子像素和W子像素。然而， 本公开内容的实施方式不限于此。
[0063] 两个水平相邻的子像素共享一个数据线并且通过所述一个数据线被充电至分时 数据电压。与通用像素阵列结构相比，数据线共享结构可以减少相同分辨率下的数据线的 数量和源极驱动器1C的数量。
[0064] 源极驱动器IC SIC在定时控制器20的控制下可以在等于或大于两个水平时段 并且等于或小于N/2个水平时段的一个周期中使要提供至像素的数据电压的极性反转，其 中，N为显示面板的竖直分辨率。图5、图6、图12和图13示出在两个水平时段2H的周期中 数据电压被源极驱动器IC SIC反转的示例，但本公开内容的实施方式不限于此。存在于像 素阵列的两个线上的共享相同的数据线的四个子像素依次被充电至四种颜色的数据电压， 在两个水平时段期间该数据电压从源极驱动器1C依次被输出。在本文中所公开的实施方 式中，如图4所示，像素阵列的两个线指示两个相邻的行线例如L1和L2。
[0065] 源极驱动器ICSIC响应于极性控制信号P0L在两个水平时段2H期间保持四种颜 色的要被充电至相同极性的四个子像素的数据电压并且以两个水平时段2H为周期反转数 据电压的极性。因此，源极驱动器ICSIC在四个水平时段4H期间依次输出八个数据电压 并且以两个水平时段2H为周期反转数据电压的极性。
[0066] 本公开内容的实施方式增大了数据电压的极性反转周期并且减少了数据电压的 转变数量。因此，本公开内容的实施方式可以减少源极驱动器1C的功耗和热生成量。
[0067] 根据本公开内容的实施方式的显示装置在两个水平时段2H期间将第一颜色的数 据写在第一颜色的子像素上并且然后将数据写在第二颜色至第四颜色的子像素上，在两个 水平时段2H中，四种颜色的数据电压具有相同的极性并且依次被输出。图3和图9示出在 数据电压保持相同的极性的时段期间RGBW子像素按照W数据电压、R数据电压、B数据电 压和G数据电压的顺序或者按照W数据电压、B数据电压、R数据电压和G数据电压的顺序 被充电的示例。在像素阵列的所有的像素中，仅在W数据电压中产生数据电压的极性反转。 四种颜色的数据的写入顺序不限于图3和图9所示的示例。当子像素通过相同的数据线依 次被充电至相同极性的数据电压时，第一充电数据电压的量相对小于随后的数据电压。
[0068] 在图3和图4的示例中，彼此共享一个数据线S1并且依次被充电至相同极性的数 据电压的RGBW子像素之间的连接关系如下。W子像素被布置在显示面板100的第K+1行 线L1上，其中，K为零和正整数。R子像素被布置在显示面板100的第K+3行线L3上；B子 像素被布置在显示面板100的第K+2行线L2上；以及G子像素被布置在显示面板100的第 K+4行线L4上。
[0069] W子像素W11包括第一 TFT T11，第一 TFT T11响应于通过第I栅极线G4提供的 第一栅极脉冲将通过第J数据线S1提供的W数据电压提供至第一像素电极P11，其中，I和 J为正整数。第一 TFT T11包括连接至第一栅极脉冲被提供至其的第I栅极线G4的栅极、 连接至第J数据线S1的漏极以及连接至第一像素电极P11的源极。
[0070] R子像素电极R31包括第二TFT T12,第二TFT T12响应于通过第1+1栅极线G5 提供的第二栅极脉冲将通过第J数据线S1提供的R数据电压提供至第二像素电极P12。第 二TFT T12包括连接至第二栅极脉冲被提供至其的第1+1栅极线G5的栅极、连接至第J数 据线S1的漏极以及连接至第二像素电极P12的源极。
[0071] B子像素B21包括第三TFT T13,第三TFT T13响应于通过第1+2栅极线G6提供 的第三栅极脉冲将通过第J数据线S1提供的B数据电压提供至第三像素电极P13。第三 TFT T13包括连接至第三栅极脉冲被提供至其的第1+2栅极线G6的栅极、连接至第J数据 线S1的漏极以及连接至第三像素电极P13的源极。
[0072] G子像素G41包括第四TFT T14,第四TFT T14响应于通过第1+3栅极线G7提供 的第四栅极脉冲将通过第J数据线S1提供的G数据电压提供至第四像素电极P14。第四 TFT T14包括连接至第四栅极脉冲被提供至其的第1+3栅极线G7的栅极、连接至第J数据 线S1的漏极以及连接至第四像素电极P14的源极。
[0073] 当在两个水平时段的周期中源极驱动器IC SIC反转数据电压的极性时，以一点 (1-dot)反转方案和两点（2-dot)反转方案来驱动像素阵列。像素阵列包括沿水平方向X 和竖直方向Y的其中数据电压的极性在每一个点（例如，一个子像素）被反转的像素以及 其中数据电压的极性在每两个点（例如，两个子像素）被反转的像素。一个点意味着根据 一个实施方式的一个子像素。根据本公开内容的实施方式的显示装置以一点反转方案来控 制像素阵列的极性，并且因此可以防止在相同极性的数据电压以线形式或块形式集中时所 出现的亮度差和闪烁。源极驱动器IC SIC的输出数据的极性反转周期与像素阵列的极性 反转周期不同的原因在于，由于图4和图5所述的像素阵列的结构，所以栅极脉冲不依次施 加至像素阵列的栅极线。
[0074] 栅极驱动器104在定时控制器20的控制下将栅极脉冲依次提供至栅极线G1至栅 极线Gn。从栅极驱动器104输出的栅极脉冲与像素将要被充电至其的正视频数据电压和负 视频数据电压同步。在相同的制造工艺中，栅极驱动器104可以与像素阵列一起直接形成 在显示面板100的下基板上，以减少1C的成本。直接形成在显示面板100的下基板上的栅 极驱动器104已知为栅极内面板（GIP)电路。
[0075] 如图4和图10所示，栅极驱动器104的输出通道通过链接线31分别连接至像素 阵列的栅极线G1至栅极线Gn。另外，如图4和图10所示，链接线31的至少一部分彼此交 叉，以在不改变栅极驱动器104的输出通道的情况下将栅极脉冲不依次提供至像素阵列。 因此，栅极驱动器104将栅极脉冲从第一输