一种基于arm和fpga的led显示屏控制系统的制作方法
【技术领域】
[0001]本发明涉及LED显示技术领域，尤其涉及一种基于ARM和FPGA的LED显示屏控制系统。
【背景技术】
[0002]近年来，随着平板显示技术不断进步，人屏幕LED显示屏己广泛用于体育场馆、机场、车站等场所，用于显示文字、图形、动画及动态视频影像等多媒体信息川为满足显示区域较大、显示内容切换频繁等相对较复杂的应用场合，目前以FPGA为核心的LED屏控制系统和以32位微处理器为核心的LED显示屏控制系统已经应用于人屏LED控制，但是以FPGA为核心的LED显示屏控制系统设计实现起来比较复杂，并且需要以高性能的FPGA芯片作为基础而以32位微处理器为核心的LED显示屏控制系统不够灵活，在改变LED屏幕显示尺寸时，需要大幅修改系统设计。
【发明内容】
[0003]本发明提供一种基于ARM和FPGA的LED显示屏控制系统，该系统为显示区域较大、显示内容切换频繁的大屏幕LED显示控制系统提供了良好的解决方案。
[0004]为了实现上述目的，本发明采用如下技术方案:一种基于ARM和FPGA的LED显示屏控制系统，包括嵌入式微处理器、FPGA芯片、驱动电路、显示屏、Flash、SDRAM, X体RAM、Y体RAM、以太网接口和上位机；所述嵌入式微处理器与FPGA芯片相连，所述FPGA芯片通过驱动电路与显示屏相连，所述X体RAM和Y体RAM分别与FPGA芯片相连，所述Flash和SDRAM分别与嵌入式微处理器相连，所述嵌入式微处理器通过以太网接口和上位机相连。
[0005]优选地，所述嵌入式微处理器采用基于ARM核的32位嵌入式RISC微处理器。
[0006]优选地，所述基于ARM核的32位嵌入式RISC微处理器的型号为S3C2440。
[0007]优选地，所述SDRAM的型号为K4S561632D。
[0008]优选地，所述以太网接口的型号RTL8019AS。
[0009]优选地，所述Flash的型号为K9F1208。
[0010]优选地，所述X体RAM和Y体RAM的型号为IDT71V3577。
[0011]与传统的基于普通单片机的LED屏控制系统相比较，该系统在不显著增加系统成本的情况下，可支持256灰度级的全彩图文信息的显示，可以播放全彩动画；可存储较大容量的数据^4MB);通过以太网快速传输数据，还可以组建局域网，实现远程控制和管理。该系统为显示区域较大、显示内容切换频繁的大屏幕LED显示控制系统提供了良好的解决方案。
【附图说明】
[0012]图1为本发明的结构示意图；
[0013]图2为S3C2440与ADRAM的接口的电路图；
[0014]图3 为 S3C2440 与 NAND FLASH 的接口 电路图；
[0015]图4为扫描存储电路原理图。
【具体实施方式】
[0016]下面结合【具体实施方式】对本发明进行详细的描述。
[0017]一种基于ARM和FPGA的LED显示屏控制系统，包括嵌入式微处理器、FPGA芯片、驱动电路、显示屏、Flash、SDRAM、X体RAM、Y体RAM、以太网接口和上位机；所述嵌入式微处理器与FPGA芯片相连，所述FPGA芯片通过驱动电路与显示屏相连，所述X体RAM和Y体RAM分别与FPGA芯片相连，所述Flash和SDRAM分别与嵌入式微处理器相连，所述嵌入式微处理器通过以太网接口和上位机相连。
[0018]所述嵌入式微处理器采用基于ARM核的32位嵌入式RISC微处理器。
[0019]所述基于ARM核的32位嵌入式RISC微处理器的型号为S3C2440。
[0020]所述SDRAM 的型号为 K4S561632D。
[0021]所述以太网接口的型号RTL8019AS。
[0022]所述Flash 的型号为 K9F1208。
[0023]所述X体RAM和Y体RAM的型号为IDT71V3577。
[0024]本发明提出了一种新型的嵌入式LED彩色显示屏控制器的设计方案该方案采用ARM9芯片为主控制单元FPGA芯片为扫描控制单元采用这个方案可以有效简化显示屏的电路结构提高整个控制系统的灵活性和可靠性。
[0025]系统的组成和工作原理:该系统采用基于ARM核的新一代32位嵌入式RISC微处理器和SDRAM组成控制中心，由FPGA芯片和双体RAM组成扫描控制模块，以FLASH作为存储器模块，采用以太网传输数据组成LED屏的控制系统。系统框图如图1所示。图片烧写程序大致过程为:主机通过TFTP协议将图片传输给系统以太网接口模块，以太网接口模块解析协议接收图片数据，然后将数据传输给S3C2440，S3C2440将接收到的数据写入存储模块NAND FLASH在显示时S3C2440读取FLASH中的数据通过SPI接口将数据传输给扫描控制模块经扫描控制模块处理后传输到LED屏幕上显示。
[0026]ARM微处理器的选型:S3C2440是基于ARM 920T核的一款处理器。它的特点具体如下:
[0027](1)ARM920T核由ARM9TDMI存储管理单元(MMU)和高速缓存三部分组成。其中MMU可以管理虚拟内存，高速缓存由独立的16KB地址16KB数据高速Cache组成。
[0028](2)片上有一个IXD控制器，3个通道的UART，2通道的SPI和4通道的DMA。
[0029](3)支持NAND FLASH系统引导，系统管理器(片选逻辑和SDRAM控制器)。
[0030](4)处理器工作频率最高可以达到400MHz。
[0031]综合上述特点，S3C2440处理器的工作频率极大地提高系统的运行速度，这个频率能够使处理器轻松的运行于Windows CE，Linux等操作系统以及较为复杂的信息处理，可以大大减少软件开发时；S3C2440强大的内部中断，便于TCP/IP的轮询调用；S3C2440有117个通用可编程多功能的I/O端口可方便与以太网控制器RTL8019AS连接；S3C244C有着丰富的外设资源，可以人人简化外围电路中的扩展部分，降低了系统的复杂度，所以选定S3C2440为该系统的CPU。
[0032]SDRAM 接口电路的设计:SDRAM (Synchronous DRAM)即同步 DRAM) SDRAM 在系统中主要用作程序的运行空间，当系统启动时，MCU首先从复位地址0x0处读取启动代码，在完成系统的初始化后，程序代码调入SDRAM中运行，以提高系统的运行速度同时，系统及用户堆栈、运行数据也都放在SDRAM中。
[0033]本系统中SDRAM 选用 SAMSUNC 公司的 K4S561632D，它是 4Mxl6bitx4bank 的同步DRAM,容量为32MB。用2片K4S561632D并联构建32位SDRAM存储器系统，其中一片为高16位，另一片为低16位，使数据总线宽度达32bit，总容量达到64MB，将其地址空间映射在S3C2440 的 bank6，即将 S3C2440 的 bank6 片选信号接至两片 K4S561632D 的 CS 端。S3C2440与其中一片SDRAM的连接如图2所示。
[0034]以太网接口电路设计:为解决数据的远程传输问题，设计了以太网接口。以太网电路模块采用RealTek公司生产的、带有即插即用功能的全双工以太网控制器RTL8019AS对S3C2440进行以太网扩展，其主要特征包括:支持IEEE802.3 ;全双工收发同时可达10Mb/s ;内置16KB的用于收发缓冲的SRAM;支持8/16位数据总线、8个中断申请线及16个1/0基地址选择；支持10Base5，10Base2，10BaseT并能自动的检测所连接的介质RTL8019AS与S3C2440选择跳线模式，不使用EEPR0M，也不使用ISA总线，各引脚接线方式为JP接高电平，BS[4..0]接地，只使用BROM ；10S[2..0]接地内部寄存器基地址从300H开始；使用IRQ2/9做中断请求引脚；AUI接低电平，接口采用BNC方式，使用双绞线或同轴电缆；PL1PL0接低电平，自动检测以太网接口类型；