前一行扫描线且另一部分开关管电性耦接至下一行 扫描线。以第一排为例，其包括第一红色子像素 Rl、第一绿色子像素 Gl和第一蓝色子像素 Bl，以及第二红色子像素 R2、第二绿色子像素 G2和第二蓝色子像素 B2。
[0030] 其中，第一红色子像素 Rl对应薄膜晶体管P12。薄膜晶体管P12的栅极电性耦接至 扫描线Sl，薄膜晶体管P12的源极电性耦接至数据线D2。类似地，第一绿色子像素 Gl对应薄 膜晶体管P23。薄膜晶体管P23的栅极电性耦接至扫描线S2,薄膜晶体管P23的源极电性耦接 至数据线D3。由此可知，该排像素的第一红色子像素 Rl对应的薄膜晶体管P12的栅极和源极 分别电性耦接至扫描线Sl和D2,与之相邻的第一绿色子像素 Gl对应的薄膜晶体管P23的栅 极和源极分别电性耦接至扫描线S2和D3。亦即，薄膜晶体管P23的栅极连接至扫描线Sl的下 一行扫描线S2,薄膜晶体管P23的源极电性耦接至数据线D2的下一列数据线D3。由于扫描线 S2的信号自左向右传送，扫描线S3的信号自右向左传送，当它们共同地驱动同一排的像素 时，这种架构通常也可称之为交错式的双边驱动结构(或Zig-Zag结构）。
[0031] 在一具体实施例，该像素驱动电路采用IV列反转的驱动方式。较佳地，相同列的数 据线施加的灰阶信号极性相同，且相邻两列的数据线施加的灰阶信号极性相反。例如，数据 线D2分别电性耦接至薄膜晶体管P12、P22、P32和P42各自的源极，其灰阶信号均为正极性。 又如，数据线D3分别电性耦接至薄膜晶体管P23、P33、P43和P53各自的源极，其灰阶信号均 为负极性，且相邻两列数据线D2和D3施加的灰阶信号的极性相反。
[0032]在一具体实施例，该像素驱动电路的每一排包括相同颜色的偶数个子像素。例如， 针对4 X 6像素矩阵，每一排的像素依次包括第一红色子像素 Rl、第一绿色子像素 Gl、第一蓝 色子像素 B1、第二红色子像素 R2、第二绿色子像素 G2和第二蓝色子像素 B2。红色子像素 Rl和 R2的灰阶信号极性相反，绿色子像素 Gl和G2的灰阶信号极性相反，蓝色子像素 Bl和B2的灰 阶信号极性相反，以维持极性平衡。
[0033]图3A和图3B分别示出用于确认亮暗纹与马赛克的灰阶阈值的测试示意图。参照图 3A，以灰阶L-127为基准，通过调变灰阶L-X的数值大小来确认当灰阶减小至多少时才会出 现亮暗纹。同样，参照图3B，以灰阶L-127为基准，通过调变灰阶L-Y的数值大小来确认当灰 阶减小至多少时才会出现马赛克。测试环境为液晶面板的分辨率为1280*1024,以下透过表 1来具体说明不同灰阶时的电压差异情况。
[0036]由表1可以看出，以灰阶127为参考基准，当灰阶调整至119或更小值时，电压差异 超过50mV，亮暗纹就容易被看到，此时的像素间相差8个或以上的灰阶；当灰阶调整至116或 更小值时，电压差异超过72mV，小马赛克就容易被看到，此时的像素间相差11个或以上的灰 阶，而会对显示画面的品质较为不利。实验数据表明，透过采用本发明的扫描线为Zig-Zag 驱动方式的电路架构，灰阶差至少可以提高3个灰阶，从而进一步改善或减少交错驱动带来 的壳暗纹等不良情形。
[0037]图4示出依据本发明的另一实施方式，扫描线为Zig-Zag架构且数据线为Zig-Zag 架构的像素驱动电路的结构示意图。
[0038]参照图4,在该实施方式中，除了扫描线为Zig-Zag架构之外，数据线也采用了Zig-Zag 架构。位于同一列的多个像素的一部分开关管电性耦接至前一列数据线且另一部分开 关管电性耦接至下一列数据线。
[0039] 以第一列的像素为例，前两个像素对应的薄膜晶体管P12和P22均电性耦接至数据 线D2,而后两个像素对应的薄膜晶体管P41和P51均电性耦接至数据线D1。再者以第五列的 像素为例，前两个像素对应的薄膜晶体管P16和P26均电性耦接至数据线D6,而后两个像素 对应的薄膜晶体管P45和P55均电性耦接至数据线D5。
[0040] 在一具体实施例，该像素驱动电路采用(2V+1)行反转的驱动方式。例如，在图4中， 每一排的像素依次包括第一红色子像素 Rl、第一绿色子像素 Gl、第一蓝色子像素 Bl、第二红 色子像素 R2、第二绿色子像素 G2和第二蓝色子像素 B2。第一排像素和第二排像素的信号极 性依次为负极性、正极性、负极性、正极性、负极性和正极性，而第三排像素和第四排像素的 信号极性依次为正极性、负极性、正极性、负极性、正极性和负极性。
[0041] 采用本发明的用于液晶面板的像素驱动电路，其包括沿水平方向延伸的多条扫描 线、沿垂直方向延伸的多条数据线以及由相邻两扫描线与相邻两数据线定义的多个像素， 上述扫描线的驱动方式采用Zig-Zag架构，位于同一排的多个像素中的一部分开关管电性 耦接至前一行扫描线且另一部分开关管电性耦接至下一行扫描线。相比于现有技术，本发 明对扫描线提供的驱动信号采用Zig-Zag架构，并且扫描线对相邻两行的部分开关管同时 施加栅极控制信号，可提高灰阶差值，减少交错带来的亮暗线问题。
[0042] 上文中，参照附图描述了本发明的【具体实施方式】。但是，本领域中的普通技术人员 能够理解，在不偏离本发明的精神和范围的情况下，还可以对本发明的【具体实施方式】作各 种变更和替换。这些变更和替换都落在本发明权利要求书所限定的范围内。
【主权项】
1. 一种用于液晶面板的像素驱动电路，包括沿水平方向延伸的多条扫描线、沿垂直方 向延伸的多条数据线以及由相邻两扫描线与相邻两数据线定义的多个像素，每一像素对应 的开关管包括一栅极、一源极和一漏极，该栅极电性耦接至一扫描线，该源极电性耦接至一 数据线，其特征在于， 所述扫描线的驱动方式采用Zig-Zag架构，位于同一排的多个像素中的一部分开关管 电性耦接至前一行扫描线且另一部分开关管电性耦接至下一行扫描线。2. 根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路采用IV列反转 的驱动方式。3. 根据权利要求2所述的像素驱动电路，其特征在于，相同列的数据线施加的灰阶信号 极性相同，且相邻两列的数据线施加的灰阶信号极性相反。4. 根据权利要求3所述的像素驱动电路，其特征在于，所述液晶面板包括4X6像素矩 阵，每一排的像素依次包括一第一红色子像素、一第一绿色子像素、一第一蓝色子像素、一 第二红色子像素、一第二绿色子像素和一第二蓝色子像素，其中， 所述第一红色子像素和所述第二红色子像素的灰阶信号极性相反； 所述第一绿色子像素和所述第二绿色子像素的灰阶信号极性相反； 所述第一蓝色子像素和所述第二蓝色子像素的灰阶信号极性相反。5. 根据权利要求1所述的像素驱动电路，其特征在于，所述数据线的驱动方式采用Zig-Zag架构 ，位于同一列的多个像素的一部分开关管电性耦接至前一列数据线且另一部分开 关管电性耦接至下一列数据线。6. 根据权利要求5所述的像素驱动电路，其特征在于，所述像素驱动电路采用（2V+1)行 反转的驱动方式。7. 根据权利要求6所述的像素驱动电路，其特征在于，所述液晶面板包括4X6像素矩 阵，每一排的像素依次包括一第一红色子像素、一第一绿色子像素、一第一蓝色子像素、一 第二红色子像素、一第二绿色子像素和一第二蓝色子像素，其中， 前一列的头两个像素以及后一列的后两个像素各自的开关管电性耦接至同一列的数 据线。8. 根据权利要求7所述的像素驱动电路，其特征在于，所述第一红色子像素和所述第二 红色子像素的灰阶信号极性相反，所述第一绿色子像素和所述第二绿色子像素的灰阶信号 极性相反，以及所述第一蓝色子像素和所述第二蓝色子像素的灰阶信号极性相反。9. 根据权利要求1所述的像素驱动电路，其特征在于，奇数行扫描线提供的扫描信号驱 动所述开关管的方向与偶数行扫描线提供的扫描信号驱动所述开关管的方向相反。
【专利摘要】本发明提供一种用于液晶面板的像素驱动电路，包括沿水平方向延伸的多条扫描线、沿垂直方向延伸的多条数据线以及由相邻两扫描线与相邻两数据线定义的多个像素。每一像素对应的开关管包括栅极、源极和漏极，该栅极电性耦接至一扫描线，该源极电性耦接至一数据线。扫描线的驱动方式采用Zig-Zag架构，位于同一排的多个像素中的一部分开关管电性耦接至前一行扫描线且另一部分开关管电性耦接至下一行扫描线。相比于现有技术，本发明对扫描线提供的驱动信号采用Zig-Zag架构，并且扫描线对相邻两行的部分开关管同时施加栅极控制信号，可提高灰阶差值，减少交错带来的亮暗线问题。
【IPC分类】G09G3/36
【公开号】CN105489183
【申请号】CN201610037014
【发明人】王澄光, 陈世敏
【申请人】友达光电股份有限公司
【公开日】2016年4月13日
【申请日】2016年1月20日