像素电路及其驱动方法、显示面板的制作方法
【技术领域】
[0001]本发明涉及显示技术领域，特别涉及一种像素电路及其驱动方法、显示面板。
【背景技术】
[0002]随着智能穿戴、移动应用等技术的发展，对超低功耗LCD显示技术的发展提出了要求。像素存储(Memory in Pixel，简称MIP)显示技术作为一种新型低功耗IXD显示技术，由于具有无需改变LCD工艺，无需新型材料开发，结构简单，成本低等特点，具有广阔的发展前景。
[0003]图1为现有技术中像素驱动电路的电路示意图，如图1所示，该像素驱动电路包括:开关晶体管TFT、模拟电压存储单元(Analog Memory Uint)、存储电容Cst和液晶电容Clc，在显示面板处于待机状态或显示静态画面(即静态显示模式)时，模拟电压存储单元为液晶电容Clc提供一稳定的数据电压，此时不再需要栅极驱动对显示画面进行更新，从而降低了显示面板显示静态画面的更新频率，如此可以降低集成电路电力消耗，即显示面板的整体电力消耗降低。
[0004]然而，由于现有的模拟电压存储单元的电路结构较复杂，将其集成到像素电路中，实现很困难因此，现有技术中大都使用集成IBit的数字存储器以作为模拟电压存储单元，该数字存储器只能存储LCD像素的黑白电压，即只能实现黑白显示，从而大大限制了MIP显示技术的应用范围。
[0005]由此可见，如何将MIP显示技术应用于彩色显示是本领域亟需解决的技术问题。
【发明内容】
[0006]本发明提供一种像素电路及其驱动方法、显示面板，该像素电路能够对模拟数据电压进行存储，从而能够实现彩色画面的静态显示。
[0007]为实现上述目的，本发明提供了一种像素电路，包括:数据写入单元、电压跟随单元、电压存储单元和液晶电容;所述数据写入单元与所述电压存储单元连接;所述电压跟随单元的输入端与所述数据写入单元和所述电压存储单元连接，所述电压跟随单元的输出端与所述液晶电容的第一端连接；电压存储单元与第一电源端连接，所述液晶电容的第二端与第二电源端连接；
[0008]所述数据写入单元用于在所述像素电路处于正常显示模式时，将数据线上的数据电压发送至所述电压存储单元和所述电压跟随单元；
[0009]所述电压存储单元用于在所述像素电路处于正常显示模式时将所述数据电压进行存储，以及，在所述像素电路处于静态显示模式时，将所述数据电压或调整电压发送至所述电压跟随单元的输入端，所述调整电压满足:
[0010]Vdata’ =2Vref-Vdata
[0011]其中，Vdata，为所述调整电压，Vref为所述第一电源端输出的电压，Vdata为所述数据电压；
[0012]所述电压跟随单元用于根据所述数据电压或所述调整电压输出相应的数据输出电压，以供所述液晶电容产生相应的液晶偏转电场；
[0013]所述第二电源端输出的电压满足:
[0014]Vcom = Vref-AV
[0015]其中，Vcom为所述第二电源端输出的电压，AV为所述电压跟随单元的输入端与输出端的电压差。
[0016]可选地，所述电压存储单元包括:存储电容、第五晶体管、第六晶体管、第七晶体管和第八晶体管；
[0017]所述第五晶体管的控制极与第一控制线连接，所述第五晶体管的第一极与所述第一电源端连接，所述第五晶体管的第二极与所述存储电容的第一端连接；
[0018]所述第六晶体管的控制极与第二控制线连接，所述第六晶体管的第一极与所述第一电源端连接，所述第五晶体管的第二极与所述存储电容的第二端连接；
[0019]所述第七晶体管的控制极与所述第二控制线连接，所述第七晶体管的第一极与所述存储电容的第一端连接，所述第七晶体管的第二极与所述电压跟随单元的输入端和所述数据写入单元连接；
[0020]所述第八晶体管的控制极与所述第一控制线连接，所述第八晶体管的第一极与所述存储电容的第二端连接，所述第八晶体管的第二极与所述电压跟随单元的输入端和所述数据写入单元连接；
[0021]可选地，所述电压存储单元还包括:第一电压补偿单元和第二电压补偿单元；
[0022]所述第一电压补偿单元设置于所述第五晶体管的第二极与所述存储电容的第一端之间，第二电压补偿单元设置于所述第六晶体管的第二极与所述存储电容的第二端之间；
[0023]所述第一电压补偿单元用于在所述像素电路处于静态显示模式且所述第五晶体管处于截止状态时，防止在所述存储电容的第一端与所述第一电源端之间产生漏电流；
[0024]所述第二电压补偿单元用于在所述像素电路处于静态显示模式且所述第六晶体管处于截止状态时，防止在所述存储电容的第二端与所述第一电源端之间产生漏电流。
[0025]可选地，所述第一电压补偿单元包括:第九晶体管和第十一晶体管；
[0026]所述第九晶体管的控制极与所述第一控制线连接，所述第九晶体管的第一极与所述第五晶体管的第二极和所述第十一晶体管的第二极连接，所述第九晶体管的第二极与存储电容的第一极连接；
[0027]所述第十一晶体管的控制极与所述第二控制线连接，所述第十一晶体管的第一极与第三电源端连接，所述第十一晶体管的第二极与所述第五晶体管的第二极连接；
[0028]可选地，所述第二电压补偿单元包括:第十晶体管和第十二晶体管；
[0029]所述第十晶体管的控制极与所述第二控制线连接，所述第十晶体管的第一极与所述第六晶体管的第二极和所述第十二晶体管的第二极连接，所述第十晶体管的第二极与存储电容的第二极连接；
[0030]所述第十二晶体管的控制极与所述第一控制线连接，所述第十二晶体管的第一极与第三电源端连接，所述第十二晶体管的第二极与所述第六晶体管的第二极连接。
[0031]可选地，所述数据写入单元包括:第三晶体管；
[0032]所述第三晶体管的控制极与第三控制线连接，所述第三晶体管的第一极与数据线连接，所述第三晶体管的第二极与所述电压跟随单元的输入端和所述电压存储单元连接。
[0033]可选地，还包括:所述第三电压补偿单元；
[0034]所述第三电压补偿单元设置于所述电压跟随单元的输入端与所述第三晶体管的第二极之间；
[0035]所述第三电压补偿单元用于在所述第三晶体管处于截止状态时，防止在所述电压跟随单元与所述数据线之间产生漏电流。
[0036]可选地，所述第三电压补偿单元包括:第二晶体管和第四晶体管；
[0037]所述第二晶体管的控制极与第三控制线连接，所述第二晶体管的第一极与所述第四晶体管的第二极和所述数据写入单元连接，所述第二晶体管的第二极与所述数据写入单元连接；
[0038]所述第四晶体管的控制极与第四控制线连接，所述第四晶体管的第一极与第四电源端连接。
[0039]可选地，所述电压跟随单元包括:第一晶体管，所述第一晶体管为共漏极放大晶体管；
[0040]所述第一晶体管的栅极与所述数据写入单元和所述电压存储单元连接，所述第一晶体管的源极与第五电源端连接，所述第一晶体管的漏极与所述液晶电容的第一端连接。
[0041]可选地，所述数据写入单元包括:第三晶体管；
[0042]所述第三晶体管的控制极与第三控制线连接，所述第三晶体管的第一极与数据线连接，所述第三晶体管的第二极与所述电压跟随单元的输入端和所述电压存储单元连接。
[0043]可选地，静态显示模式包括:交替进行的第一极性显示阶段和第二极性显示阶段；
[0044]在所述第一极性显示阶段时，所述电压存储单元将所述数据电压发送至所述电压跟随单元的输入端；
[0045]在所述第二极性显示阶段时，所述电压存储单元将所述调整电压发送至所述电压跟随单元的输入端。
[0046]可选地，所述像素电路中的各晶体管均为N型晶体管。
[0047]为实现上述目的，本发明还提供了一种像素电路的驱动方法，所述像素电路采用上述的像素电路；
[0048]所述像素电路的驱动方法包括:
[0049]在正常显示模式时，所述数据写入单元将数据线上的数据电压发送至所述电压存储单元和所述电压跟随单元的输入端，所述电压跟随单元根据所述数据电压输出相应的数据输出电压，以供所述液晶电容产生相应的液晶偏转电场；
[0050]在静态显示模式时，所述电压存储单元将所述数据电压或所述调整电压发送至所述电压跟随单元的输入端，所述电压跟随单元根据所述数据电压或所述调整电压输出相应的数据输出电压，以供所述液晶电容产生相应的液晶偏转电场。
[0051]可选地，在静态显示模式时，所述电压存储单元将所述数据电压和所述调整电压交替发送至所述电压跟随单元。
[0052]为实现上述目的，本发明还提供了一种显示面板，包括:像素电路，所述像素电路采用上述的像素电路。
[0053]本发明具有以下有益效果:
[0054]本发明提供了一种像素电路及其驱动方法、显示面板，该该像素电路包括:数据写入单元、电压存储单元、电压跟随单元和液晶电容，其中，数据写入单元与电压存储单元和电压跟随单元连接，数据写入单元用于在像素电路处于正常显示模式时，将数据线上的数据电压发送至电压存储单元和电压跟随单元；电压存储单元与第一电源端和电压跟随单元的输入端连接，电压存储单