像素驱动电路、驱动方法、显示面板和装置的制造方法
【专利摘要】本发明提供了一种像素驱动电路、驱动方法、显示面板和装置。所述像素驱动电路包括：存储电容；驱动晶体管；数据写入单元；发光控制单元；以及，参考电压控制单元，当发光控制信号为第一电平时控制对参考电压进行升压而得到输出电压，将该输出电压发送至所述存储电容的第二端，当发光控制信号为第二电平时控制参考电压线与存储电容的第二端连接；在与第一电源信号输入端和第二电源信号输入端连接的直流变换器开启后的预定时间内，输出电压与参考电压的电压差值大于预定电压差值；在该预定时间内，所述直流变换器输出的第一电源信号从低电平跳变为高电平。本发明解决由于驱动晶体管的漏电缺陷从而引起的直流变换器无法启动的问题。
【专利说明】
像素驱动电路、驱动方法、显不面板和装置
技术领域
[0001]本发明涉及显示技术领域，尤其涉及一种像素驱动电路、驱动方法、显示面板和装置。
【背景技术】
[0002]现有的为像素驱动电路提供第一电源信号ELVDD和第二电源信号ELVSS的直流变换器的驱动时序为ELVDD由低电平跳变为高电平后又经过预定时间(例如可以为10ms)，直流变换器才输出ELVSS(即ELVSS由高电平跳变为低电平)。但是该预定时间内，由于第一电源信号由低电平跳变为高电平，可能会导致像素驱动电路包括的驱动晶体管误导通，从而由于该驱动晶体管的漏电缺陷会引起直流变换器中的SSD(Start_up Short Detect1n，启动短路检测)电路在直流变换器启动后的预定时间内会检测到第二电源信号输入端有电源信号输入，从而导致直流变换器无法启动，并且该驱动晶体管误导通也会导致出现像素电路固有的开机闪屏重大不良问题。
【发明内容】
[0003]本发明的主要目的在于提供一种像素驱动电路、驱动方法、显示面板和装置，解决现有技术中由于驱动晶体管的漏电缺陷从而引起直流变换器中的SSD电路在直流变换器启动后的预定时间内会检测到第二电源信号输入端有电源信号输入，从而致使直流变换器无法启动的问题，同时可以解决像素电路固有的开机闪屏重大不良的问题。
[0004]为了达到上述目的，本发明提供了一种像素驱动电路，包括:
[0005]存储电容；
[0006]驱动晶体管，栅极与所述存储电容的第一端连接，第一极与第一电源信号输入端连接；
[0007]数据写入单元，分别与扫描线、数据线、所述存储电容的第二端、所述驱动晶体管的栅极和所述驱动晶体管的第二极连接；
[0008]发光控制单元，分别与发光控制线、所述驱动晶体管的第二极和发光元件的第一极连接；以及，
[0009]参考电压控制单元，分别与所述发光控制线、所述参考电压线和所述存储电容的第二端连接，用于当所述发光控制线上的发光控制信号为第一电平时控制对所述参考电压线上的参考电压进行升压而得到输出电压后，将该输出电压发送至所述存储电容的第二端，当所述发光控制信号为第二电平时控制所述参考电压线与所述存储电容的第二端连接；
[0010]所述发光元件的第二极与第二电源信号输入端连接；
[0011]在与所述第一电源信号输入端和所述第二电源信号输入端连接的直流变换器开启后的预定时间内，所述输出电压与所述参考电压的电压差值大于预定电压差值;在该预定时间内，所述直流变换器输出的第一电源信号从低电平跳变为高电平。
[0012]实施时，所述参考电压控制单元包括:
[0013]第一控制晶体管，栅极与所述发光控制线连接，第一极与所述参考电压线连接，第二极与所述存储电容的第二端连接；
[0014]第二控制晶体管，栅极与所述发光控制线连接，第一极与所述存储电容的第二端连接；以及，
[0015]电压控制电路，输入端与所述参考电压线连接，输出端与所述第二控制晶体管的第二极连接，用于将所述参考电压进行升压而得到输出电压。
[0016]实施时，当所述第一控制晶体管为η型晶体管时，所述第二控制晶体管为P型晶体管；
[0017]当所述第一控制晶体管为P型晶体管时，所述第二控制晶体管为η型晶体管。
[0018]实施时，所述电压控制电路包括:倍压电路，用于对所述参考电压进行倍压操作而得到输出电压；
[0019]所述倍压电路包括第一二极管模块、倍压电容和第二二极管模块，其中，
[0020]第一二极管模块的第一极与所述参考电压线连接，所述第一二极管模块的第二极与所述倍压电容的第一端连接；
[0021]所述倍压电容的第二端接入倍压控制信号；
[0022]所述第二二极管模块的第一极与所述倍压电容的第二端连接，所述第二二极管模块的第二极与所述存储电容的第二端连接。
[0023]实施时，所述第一二极管模块包括第一导通晶体管和第二导通晶体管，其中，
[0024]所述第一导通晶体管的栅极与第一电平线连接，所述第一导通晶体管的第一极与所述第二导通晶体管的栅极连接，所述第一导通晶体管的第二极与所述第二导通晶体管的第一极连接；
[0025]所述第二导通晶体管的第二极与所述参考电压线连接；
[0026]所述第二二极管模块包括第三导通晶体管和第四导通晶体管，其中，
[0027]所述第三导通晶体管的栅极与所述第一电平线连接，所述第三导通晶体管的第一极与所述第四导通晶体管的栅极连接，所述第三导通晶体管的第二极与所述第四导通晶体管的第一极连接；
[0028]所述第四导通晶体管的第二极与所述倍压电容的第一端连接，所述倍压电容的第一端还与所述第二导通晶体管的第一极连接；
[0029]在第一电平的控制下，所述第一导通晶体管和所述第三导通晶体管处于常开状
??τ O
[0030]实施时，本发明所述的像素驱动电路还包括:复位单元，分别与复位控制信号线、初始电压线和所述存储电容的第一端连接，用于在复位阶段在复位控制信号的控制下控制初始电压接入所述存储电容的第一端。
[0031]实施时，所述数据写入单元用于在数据写入阶段，在所述扫描线上的扫描信号的控制下，控制所述数据线上的数据电压写入所述存储电容的第二端，并控制所述驱动晶体管的栅极和所述驱动晶体管的第二极连接；
[0032]所述发光控制单元，用于在发光控制阶段，在所述发光控制线的发光控制信号的控制下控制所述驱动晶体管的第二极与所述发光元件的第一极连接。
[0033]实施时，所述复位单元包括:复位晶体管，栅极与所述复位控制线连接，第一极与所述存储电容的第一端连接，第二极与所述初始电压线连接；
[0034]所述数据写入单元包括:
[0035]第一写入晶体管，栅极与所述扫描线连接，第一极与所述存储电容的第二端连接，第二极与所述数据线连接;以及，
[0036]第二写入晶体管，栅极与所述扫描线连接，第一极与所述驱动晶体管的栅极连接，第二极与所述驱动晶体管的第二极连接；
[0037]所述发光控制单元包括:发光控制晶体管，栅极与所述发光控制线连接，第一极与所述发光元件的第一极连接，第二极与所述驱动晶体管的第二极连接。
[0038]本发明还提供了一种像素驱动电路的驱动方法，用于驱动上述的像素驱动电路，所述驱动方法包括:
[0039]在与所述第一电源信号输入端和所述第二电源信号输入端连接的直流变换器开启后的预定时间内，
[0040]在每一显示周期的数据写入阶段，扫描线上的扫描信号为第一电平，发光控制线上的发光控制信号为第二电平，参考电压控制单元控制参考电压线上的参考电压Vrefl写入存储电容的第二端，同时数据写入单元控制数据线上的数据Vdata电压写入存储电容的第二端，则所述存储电容的第二端的电位为Vrefl+Vdata;数据写入单元控制所述驱动晶体管的栅极和所述驱动晶体管的第二极连接，从而控制驱动晶体管导通直至所述驱动晶体管的栅极电位为ELVDDl+Vth;ELVDDl为在该数据写入阶段直流变换器提供给第一电源信号输入端的第一电源信号的电压值，Vth为所述驱动晶体管的阈值电压；
[0041]在每一显示周期的发光控制阶段，扫描信号为第二电平，所述发光控制信号为第一电平，控制对所述参考电压线上的参考电压进行升压而得到输出电压VO后，将该输出电压VO发送至所述存储电容的第二端，而由于所述存储电容的第一端和所述存储电容的第二端之间的电位差不能突变，因此所述驱动晶体管的栅极电位为VO-Vrefl-Vdata+ELVDDl +Vth，在该发光控制阶段直流变换器提供给第一电源信号输入端的第一电源信号的电压值跳变为ELVDD2，驱动晶体管的栅源电压为V0-Vrefl-Vdata+ELVDD1+Vth-ELVDD2，通过控制VO和Vrefl的电压值以补偿第一电源信号在该数据写入阶段和该发光控制阶段的电压差值，从而防止所述驱动晶体管误导通。
[0042]本发明还提供了一种显示面板，包括直流变换器，还包括上述的像素驱动电路;所述直流变换器用于为第一电源信号输入端提供第一电源信号并为第二电源信号输入端提供第二电源信号。
[0043]本发明还提供了一种显示装置，包括上述的显示面板。
[0044]与现有技术相比，本发明所述的像素驱动电路、驱动方法、显示面板和装置在现有的像素补偿电路的基础上只需增加参考电压控制单元，无需修改IC(Integrated Circuit，集成电路)即可解决由于驱动晶体管的漏电缺陷从而引起直流变换器中的SSD(Start-upShort Detect1n，启动短路检测)电路在直流变换器启动后的预定时间内会检测到第二电源信号输入端有电源信号输入，从而致使直流变换器无法启动的问题，同时可以解决像素电路固有的开机闪屏重大不良的问题。
【附图说明】
[0045]图1是本发明实施例所述的像素驱动电路的结构图；
[0046]图2是本发明如图1所示的像素驱动电路的工作时序图；
[0047]图3是本发明另一实施例所述的像素驱动电路的电路图；
[0048]图4是本发明又一实施例所述的像素驱动电路的电路图；
[0049]图5是本发明再一实施例所述的像素驱动电路的电路图；
[0050]图6是本发明如图5所示的像素驱动电路的工作时序图；
[0051 ]图7是本发明又一实施例所述的像素驱动电路的电路图；
[0052]图8是本发明再一实施例所述的像素驱动电路的电路图；
[0053]图9是本发明所述的像素驱动电路的一具体实施例的电路图；
[0054]图10是本发明所述的像素驱动电路的该具体实施例的工作时序图；
[0055]图11是本发明所述的像素驱动电路的该具体实施例的各电压的电压值示意图。
【具体实施方式】
[0056]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0057]如图1所示，本发明实施例所述的像素驱动电路包括:
[0058]存储电容Cs;
[0059 ]驱动晶体管DTFT，栅极与所述存储电容Cs的第一端NODE I连接，第一极与第一电源信号输入端连接；由所述第一电源信号输入端输入第一电源信号ELVDD ；
[0060]数据写入单元21，分别与扫描线GATE、数据线Data、所述存储电容Cs的第二端N0DE2、所述驱动晶体管DTFT的栅极和所述驱动晶体管DTFT的第二极连接；以及，
[0061]发光控制单元22，分别与发光控制线EM、所述驱动晶体管DTFT的第二极和发光元件H)的第一极连接；以及，
[0062]参考电压控制单元23，分别与所述发光控制线EM、所述参考电压线REF(所述参考电压线REF输出参考电压)和所述存储电容Cs的第二端N0DE2连接，用于当所述发光控制线EM上的发光控制信号为第一电平时控制对所述参考电压线REF上的参考电压进行升压而得到输出电压VO后，将该输出电压VO发送至所述存储电容Cs的第二端N0DE2，当所述发光控制信号为第二电平时控制所述参考电压线REF与所述存储电容的第二端N0DE2连接；
[0063]所述发光元件ED的第二极与第二电源信号输入端连接；由所述第二电源信号输入端输入第二电源信号ELVSS;
[0064]在与所述第一电源信号输入端和所述第二电源信号输入端连接的直流变换器开启后的预定时间内，所述输出电压VO与所述参考电压的电压差值大于预定电压差值;在该预定时间内，所述直流变换器输出的第一电源信号ELVDD从低电平跳变为高电平。
[0065]在本发明实施例所述的像素驱动电路工作时，在直流变换器开启后的预定时间(该预定时间即为从直流变换器开启至该直流变换器输出第二电源信号的时间，该预定时间例如可以为1ms)内，通过参考电压控制单元设置参考电压的值，以当发光控制信号为第一电平时控制参考电压控制单兀23对参考电压进行升压后得到输出电压VO，并将该输出电压VO发送至存储电容的第二端N0DE2，并设置输出电压VO与参考电压的电压差值大于预定电压差值，来防止驱动晶体管误导通，从而在现有的像素补偿电路的基础上只需增加参考电压控制单元，无需修改IC(Integrated Circuit，集成电路)S卩可解决由于DTFT漏电缺陷从而引起直流变换器中的SSD(Start-up Short Detect1n，启动短路检测)电路在直流变换器启动后的预定时间内会检测到第二电源信号输入端有电源信号输入，从而致使直流变换器无法启动的问题，同时可以解决像素电路固有的开机闪屏重大不良的问题。
[0066]本发明以下提供的像素驱动电路的具体实施例是以VO为参考电压的两倍为例来说明的，但是实际操作时当发光控制信号为第一电平时参考电压控制单元23对参考电压进行的升压操作并不限于倍压操作，并不对输出电压VO的值进行限定，只需设置输出电压VO与参考电压的电压差值大于预定电压差值，以防止驱动晶体管误导通即可。
[0067]如图2所示，本发明如图1所示的像素驱动电路的实施例在工作时，
[0068]在所述直流变换器开启后的预定时间内(例如可以为所述直流变换器开启后的一帧时间内)，
[0069]在数据写入阶段TR，GATE上的扫描信号为第一电平(在图3中为低电平)，发光控制线EM上的发光控制信号为第二电平(在图3中为高电平)，参考电压控制单元23控制参考电压线REF上的参考电压Vrefl写入Cs的第二端N0DE2，同时数据写入单元控制数据线Data上的数据电压Vdata写入存储电容Cs的第二端N0DE2，则所述存储电容Cs的第二端N0DE2的电位为Vrefl+Vdata;数据写入单元21控制所述驱动晶体管DTFT的栅极和所述驱动晶体管DTFT的第二极连接，从而控制所述驱动晶体管DTFT导通直至所述驱动晶体管DTFT的栅极电位为ELVDDl+Vth;ELVDDl为在该数据写入阶段直流变换器提供给第一电源信号输入端的第一电源信号的电压值，Vth为所述驱动晶体管DTFT的阈值电压；
[0070]在发光控制阶段TE，GATE上的扫描信号为第二电平(在图3中为高电平)，所述发光控制信号为第一电平(在图3中为低电平)，控制对所述参考电压线REF上的参考电压Vrefl进行升压而得到输出电压VO后，将该输出电压VO发送至所述存储电容Cs的第二端N0DE2，而由于所述存储电容Cs的第一端NODEl和所述存储电容Cs的第二端Node2之间的电位差不能突变，因此所述驱动晶体管DTFT的栅极电位为V0-Vrefl-Vdata+ELVDD1+Vth，在该发光控制阶段T3直流变换器提供给第一电源信号输入端的第一电源信号的电压值跳变为ELVDD2 (在实际操作时，ELVDDl为低电平，而ELVDD2为高电平)，驱动晶体管的栅源电压为VO-Vrefl-Vdata+ELVDDl+Vth-ELVDD2，通过控制V0和Vrefl的电压值以补偿第一电源信号在该数据写入阶段和该发光控制阶段的电压差值，从而防止所述驱动晶体管DTFT误导通；
[0071]在实际操作时，如图2所示，以DTFT为P型晶体管为例，在发光控制阶段TE，如需控制驱动晶体管DTFT关断，则驱动晶体管DTFT的栅源电压Vgs需大于Vth，即VO-Vrefl-Vdata+ELVDDl+Vth-ELVDD2>Vth，V0-Vrefl-Vdata+ELVDDl-ELVDD2>0，也即需控制 VO-Vdata 大于Vrefl+ELVDD2-ELVDD1才能使得驱动晶体管DTFT不导通，则所述预定电压差值需设置为Vrefl+ELVDD2-ELVDD1。
[0072]本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中一极称为第一极，另一极称为第二极。此外，按照晶体管的特性区分可以将晶体管分为η型晶体管或p型晶体管，可以想到的是在采用不同类型的晶体管实现电路是本领域技术人员可在没有做出创造性劳动前提下轻易想到的，因此晶体管类型转换的像素驱动电路也是在本发明的实施例保护范围内的。
[0073]具体的，如图3所示，所述参考电压控制单元23可以包括:
[0074]第一控制晶体管TCl，栅极与所述发光控制线EM连接，第一极与所述参考电压线REF连接，第二极与所述存储电容Cs的第二端N0DE2连接；
[0075]第二控制晶体管TC2，栅极与所述发光控制线EM连接，第一极与所述存储电容Cs的第二端N0DE2连接；以及，
[0076]电压控制电路230，输入端与所述参考电压线REF连接，输出端与所述第二控制晶体管TC2的第二极连接，用于将所述参考电压线REF上的参考电压进行升压而得到输出电压VO0
[0077]在如图3所示的实施例中，TCl为η型晶体管，TC2为P型晶体管，但是施加操作时TCl的晶体管类型和TC2的晶体管类型并不限于此。
[0078]当如图3所示的像素驱动电路在工作时，在数据写入阶段TR，EM上的发光控制信号为高电平，TCl导通，从而控制参考电压线REF上的参考电压Vref I写入N0DE2，TC2断开;在发光控制阶段TE，EM为低电平，TCl断开，TC2导通，从而电压控制电路230输出的VO通过导通的TC2发送至N0DE2。
[0079]具体的，当所述第一控制晶体管TCl为η型晶体管时，所述第二控制晶体管TC2为P型晶体管；
[0080]当所述第一控制晶体管TC2为P型晶体管时，所述第二控制晶体管TCl为η型晶体管。
[0081]具体的，如图4所示，所述电压控制电路包括:倍压电路231，用于对所述参考电压线REF上的参考电压进行倍压操作而得到输出电压V0;
[0082]所述倍压电路231包括第一二极管模块232、倍压电容Cd和第二二极管模块233，其中，
[0083]第一二极管模块232的第一极与所述参考电压线REF连接，所述第一二极管模块232的第二极与所述倍压电容Cd的第一端连接；
[0084]所述倍压电容Cd的第二端接入倍压控制信号LX;
[0085]所述第二二极管模块233的第一极与所述倍压电容Cd的第二端连接，所述第二二极管模块233的第二极与所述存储电容Cs的第二端N0DE2连接。
[0086]具体的，如图5所示，所述第一二极管模块232包括第一导通晶体管TDl和第二导通晶体管TD2，其中，
[0087]所述第一导通晶体管TDl的栅极与第一电平线VLl连接，所述第一导通晶体管TDl的第一极与所述第二导通晶体管TD2的栅极连接，所述第一导通晶体管TDl的第二极与所述第二导通晶体管TD2的第一极连接；
[0088]所述第二导通晶体管TD2的第二极与所述参考电压线REF连接；
[0089]所述第二二极管模块233包括第三导通晶体管TD3和第四导通晶体管TD4，其中，
[0090]所述第三导通晶体管TD3的栅极与所述第一电平线VLl连接，所述第三导通晶体管TD3的第一极与所述第四导通晶体管TD4的栅极连接，所述第三导通晶体管TD3的第二极与所述第四导通晶体管TD4的第一极连接；
[0091]所述第四导通晶体管TD4的第二极与所述倍压电容的Cd第一端连接，所述倍压电容Cd的第一端还与所述第二导通晶体管TD2的第一极连接；
[0092]在第一电平线VLl上的第一电平的控制下，所述第一导通晶体管TDl和所述第三导通晶体管TD2处于常开状态。
[0093]如图5所示，TDl和TD2都为P型晶体管，TD3和TD4也都为P型晶体管，第一电平线VLl输出低电平，TDl、TD2、TD3和TD4都处于常开状态。
[0094]在实际操作时，在直流变换器开启后的预定时间内，如图6所示，在发光控制阶段TE，当EM上的发光控制信号为第二电平(即低电平)时，LX为第一电平(即高电平)，以控制倍压电路231输出的VO为参考电压的两倍；
[0095]并如图6所示，在直流变换器开启后的预定时间内，当EM为第一电平(即高电平)时，LX最优为第二电平(即低电平)，但是在实际操作时在EM为第一电平的前提下，LX也可以为第一电平，此时由于TC2是断开的，因此LX的取值对于N0DE2的电位没有影响。
[0096]具体的，如图7所示，本发明实施例所述的像素驱动电路还包括:复位单元24，分别与复位控制信号线Rest、初始电压线(所述初始电压线输出初始电压Vint)和所述存储电容Cs的第一端NODEl连接，用于在复位阶段在所述复位控制信号线Rest上的复位控制信号的控制下控制初始电压Vint接入所述存储电容Cs的第一端NODEl。
[0097]具体的，所述数据写入单元21用于在数据写入阶段，在所述扫描线GATE上的扫描信号的控制下，控制所述数据线Data上的数据电压写入所述存储电容Cs的第二端N0DE2，并控制所述驱动晶体管DTFT的栅极和所述驱动晶体管DTFT的第二极连接；
[0098]所述发光控制单元22，用于在发光控制阶段，在所述发光控制线EM的发光控制信号的控制下控制所述驱动晶体管DTFT的第二极与所述发光元件ED的第一极连接。
[00"]具体的，如图8所示，所述复位单元24包括:复位晶体管TR，栅极与所述复位控制线Rest连接，第一极与所述存储电容Cs的第一端NODEl连接，第二极与所述初始电压线连接；
[0100]所述数据写入单元21包括:
[0101]第一写入晶体管TWl，栅极与所述扫描线GATE连接，第一极与所述存储电容Cs的第二端N0DE2连接，第二极与所述数据线连接;以及，
[0102]第二写入晶体管TW2，栅极与所述扫描线GATE连接，第一极与所述驱动晶体管DTFT的栅极连接，第二极与所述驱动晶体管DTFT的第二极连接；
[0103]所述发光控制单元22包括:发光控制晶体管TE，栅极与所述发光控制线EM连接，第一极与所述发光元件H)的第一极连接，第二极与所述驱动晶体管DTFT的第二极连接。
[0104]在如图8所示的实施例中，TR、TW1、TW2和TE都为P型晶体管，但是实际操作时以上晶体管也可以为η型晶体管，对晶体管的类型并不作限定。
[0105]下面通过一具体实施例来说明本发明所述的像素驱动电路。
[0106]如图9所示，本发明所述的像素驱动电路的一具体实施例包括存储电容Cs、驱动晶体管DTFT、数据写入单元21、发光控制单元22、参考电压控制单元23和复位单元24;
[0107]本发明所述的像素驱动电路的该具体实施例驱动的发光元件为有机发光二极管OLED ；
[0108]所述驱动晶体管DTFT的栅极与所述存储电容Cs的第一端NODEI连接，所述驱动晶体管DTFT的源极接入第一电源信号ELVDD;
[0109]所述参考电压控制单元23包括第一控制晶体管TCl、第二控制晶体管TC2和电压控制电路，其中，
[0110]TC I的栅极与发光控制线EM连接，TC I的漏极与参考电压线REF连接，TC I的源极与所述存储电容Cs的第二端N0DE2连接；
[0111]TC2的栅极与所述发光控制线EM连接，TC2的漏极与所述存储电容Cs的第二端N0DE2连接;
[0112]所述电压控制电路包括倍压电路；
[0113]所述倍压电路包括第一二极管模块、倍压电容Cd和第二二极管模块；
[0114]所述倍压电容Cd的第二端接入倍压控制信号LX;
[0115]所述第一二极管模块包括第一导通晶体管TDl和第二导通晶体管TD2，其中，
[0116]所述第一导通晶体管TDl的栅极接入低电平VGL，所述第一导通晶体管TDl的源极与所述第二导通晶体管TD2的栅极连接，所述第一导通晶体管TDl的漏极与所述第二导通晶体管TD2的漏极连接；
[0117]所述第二导通晶体管TD2的源极与所述参考电压线REF连接；
[0118]所述第二二极管模块233包括第三导通晶体管TD3和第四导通晶体管TD4，其中，
[0119]所述第三导通晶体管TD3的栅极接入低电平VGL，所述第三导通晶体管TD3的源极与所述第四导通晶体管TD4的栅极连接，所述第三导通晶体管TD3的漏极与所述第四导通晶体管TD4的漏极连接；
[0120]所述第四导通晶体管TD4的源极与所述倍压电容的Cd第一端连接，所述倍压电容Cd的第一端还与所述第二导通晶体管TD2的漏极连接；
[0121]由于TDl的栅极和TD3的栅极接入低电平，因此所述第一导通晶体管TDl和所述第三导通晶体管TD2处于常开状态；
[0122]所述复位单元24包括复位晶体管TR;
[0123]TR的栅极与复位控制线Rest连接，TR的漏极与所述存储电容Cs的第一端NODEl连接，TR的源极与所述初始电压线连接;所述初始电压线上的初始电压标示为Vint;
[0124]所述数据写入单元21包括第一写入晶体管TWl和第二写入晶体管TW2;
[0125]Tffl的栅极与扫描线GATE连接，TWl的漏极与所述存储电容Cs的第二端N0DE2连接，TWl的源极与所述数据线连接;所述数据线上的数据电压标示为Vdata;
[0126]TW2的栅极与所述扫描线GATE连接，TW2的源极与所述驱动晶体管DTFT的栅极连接，TW2的漏极与所述驱动晶体管DTFT的漏极连接；
[0127]所述发光控制单元22包括发光控制晶体管TE;
[0128]TE的栅极与所述发光控制线EM连接，TE的漏极与有机发光二极管OLED的阳极连接，TE的源极与所述驱动晶体管DTFT的漏极连接；
[0129]有机发光二极管OLED的阴极接入第二电源信号ELVSS。
[0130]在如图9所示的具体实施例中，ELVDD为高电平，ELVSS为低电平，TCl为η型晶体管，而图9所示的像素驱动电路包括的其他的晶体管都为P型晶体管;但是在实际操作时，以上的晶体管的类型可以变化，并不对晶体管的类型进行限定。
[0131]如图10所示，本发明所述的像素驱动电路的该具体实施例在工作时，
[0132]在直流变换器启动后的第一帧的复位阶段11，EM输出高电平，Rest输出低电平，GATE输出高电平，LX为低电平，此时REF输出Vrefl，TCl导通，N0DE2接入Vrefl，Nodel接入Vint ；
[0133]在该第一帧的数据写入阶段t2，GATE输出低电平，EM输出高电平，LX为低电平，REF仍输出Vrefl，TCl导通，以将Vrefl写入N0DE2，TWl导通，以将数据电压Vdata写入N0DE2，则N0DE2的电位为Vrefl+Vdata，TW2导通，DTFT的栅极和DTFT的漏极连接，从而控制DTFT导通直至DTFT的栅极电位为ELVDDl+Vth;其中，Vth为DTFT的阈值电压，ELVDDl是第一电源信号在数据写入阶段t2的电压值；
[0134]在该第一帧的发光控制阶段t3，GATE输出高电平，EM输出低电平，TC2导通，REF输出Vrefl，第一电源信号此时的电压值为ELVDD2，LX为高电平，从而由TDl、TD2、TD3、TD4和Cd组成的倍压电路工作，从而控制VO等于2Vrefl，并将VO发送至N0DE2，由于NODEl与N0DE2之间的电位差不能突变，则设此时NODEl的电位为Vl，则2Vr efl-V2 = Vrefl+Vdata-Vth，V2 =ELVDDl+Vth+Vrefl-Vdata，而此时DTFT的源极电位为ELVDD2，则DTFT的栅源电压Vgs为ELVDD1+Vth+Vrefl-Vdata-ELVDD2，而在实际操作时，ELVDDl 通常比 ELVDD2 小，例如，ELVDDl可以为0V，而ELVDD2可以为4.6V，本发明所述的像素驱动电路的该具体实施例通过在SSD(Start-up Short Detect1n，启动短路检测)阶段(S卩直流变换器刚开启的第一帧时间内)将参考电压的电压值置高，以使得Vgs大于Vth，从而防止DTFT误导通。
[0135]如图11所示，在直流变换器刚开启的第一帧时间内，REF上的参考电压值为Vref!，Vint的电压值为Vintl，当过了预定时间之后，REF上的参考电压为Vref2，Vint的电压值为Vint2，Vref2大于Vref I，而在该第一帧之间内，第一电源信号ELVDD的电压值由ELVDDl上升为ELVDD2，在ELVDD上升一段时间后，第二电源信号ELVSS的电压值由ELVSSI下降为ELVSS2。
[0136]在本发明如图9所示的像素驱动电路的具体实施例工作时，是以直流变换器输出的第一电源信号和第二电源信号在直流变换器输出后第一帧时间内跳变为例说明其工作过程的，但是在实际操作时，第一电源信号和第二电源信号的跳变的发生并不限定于直流变换器开启后的第一帧时间内，对电源信号变化发生的时间并不作限定。
[0137]本发明实施例所述的像素驱动电路的驱动方法，用于驱动上述的像素驱动电路，所述驱动方法包括:
[0138]在与所述第一电源信号输入端和所述第二电源信号输入端连接的直流变换器开启后的预定时间内，
[0139]在每一显示周期的数据写入阶段，扫描线上的扫描信号为第一电平，发光控制线上的发光控制信号为第二电平，参考电压控制单元控制参考电压线上的参考电压Vrefl写入存储电容的第二端，同时数据写入单元控制数据线上的数据Vdata电压写入存储电容的第二端，则所述存储电容的第二端的电位为Vrefl+Vdata;数据写入单元控制所述驱动晶体管的栅极和所述驱动晶体管的第二极连接，从而控制驱动晶体管导通直至所述驱动晶体管的栅极电位为ELVDDl+Vth;ELVDDl为在该数据写入阶段直流变换器提供给第一电源信号输入端的第一电源信号的电压值，Vth为所述驱动晶体管的阈值电压；
[0140]在每一显示周期的发光控制阶段，扫描信号为第二电平，所述发光控制信号为第一电平，控制对所述参考电压线上的参考电压进行升压而得到输出电压VO后，将该输出电压VO发送至所述存储电容的第二端，而由于所述存储电容的第一端和所述存储电容的第二端之间的电位差不能突变，因此所述驱动晶体管的栅极电位为VO-Vrefl-Vdata+ELVDDl +Vth，在该发光控制阶段直流变换器提供给第一电源信号输入端的第一电源信号的电压值跳变为ELVDD2，驱动晶体管的栅源电压为V0-Vrefl-Vdata+ELVDD1+Vth-ELVDD2，通过控制VO和Vrefl的电压值以补偿第一电源信号在该数据写入阶段和该发光控制阶段的电压差值，从而防止所述驱动晶体管误导通。
[0141]本发明实施例所述的显示面板，包括直流变换器，还包括上述的像素驱动电路;所述直流变换器用于为第一电源信号输入端提供第一电源信号并为第二电源信号输入端提供第二电源信号。
[0142]本发明实施例所述的显示装置包括上述的显示面板。
[0143]以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.一种像素驱动电路，其特征在于，包括: 存储电容； 驱动晶体管，栅极与所述存储电容的第一端连接，第一极与第一电源信号输入端连接；数据写入单元，分别与扫描线、数据线、所述存储电容的第二端、所述驱动晶体管的栅极和所述驱动晶体管的第二极连接； 发光控制单元，分别与发光控制线、所述驱动晶体管的第二极和发光元件的第一极连接;以及， 参考电压控制单元，分别与所述发光控制线、所述参考电压线和所述存储电容的第二端连接，用于当所述发光控制线上的发光控制信号为第一电平时控制对所述参考电压线上的参考电压进行升压而得到输出电压后，将该输出电压发送至所述存储电容的第二端，当所述发光控制信号为第二电平时控制所述参考电压线与所述存储电容的第二端连接； 所述发光元件的第二极与第二电源信号输入端连接； 在与所述第一电源信号输入端和所述第二电源信号输入端连接的直流变换器开启后的预定时间内，所述输出电压与所述参考电压的电压差值大于预定电压差值;在该预定时间内，所述直流变换器输出的第一电源信号从低电平跳变为高电平。2.如权利要求1所述的像素驱动电路，其特征在于，所述参考电压控制单元包括: 第一控制晶体管，栅极与所述发光控制线连接，第一极与所述参考电压线连接，第二极与所述存储电容的第二端连接； 第二控制晶体管，栅极与所述发光控制线连接，第一极与所述存储电容的第二端连接；以及， 电压控制电路，输入端与所述参考电压线连接，输出端与所述第二控制晶体管的第二极连接，用于将所述参考电压进行升压而得到输出电压。3.如权利要求2所述的像素驱动电路，其特征在于，当所述第一控制晶体管为η型晶体管时，所述第二控制晶体管为P型晶体管； 当所述第一控制晶体管为P型晶体管时，所述第二控制晶体管为η型晶体管。4.如权利要求3所述的像素驱动电路，其特征在于，所述电压控制电路包括:倍压电路，用于对所述参考电压进行倍压操作而得到输出电压； 所述倍压电路包括第一二极管模块、倍压电容和第二二极管模块，其中， 第一二极管模块的第一极与所述参考电压线连接，所述第一二极管模块的第二极与所述倍压电容的第一端连接； 所述倍压电容的第二端接入倍压控制信号； 所述第二二极管模块的第一极与所述倍压电容的第二端连接，所述第二二极管模块的第二极与所述存储电容的第二端连接。5.如权利要求4所述的像素驱动电路，其特征在于，所述第一二极管模块包括第一导通晶体管和第二导通晶体管，其中， 所述第一导通晶体管的栅极与第一电平线连接，所述第一导通晶体管的第一极与所述第二导通晶体管的栅极连接，所述第一导通晶体管的第二极与所述第二导通晶体管的第一极连接； 所述第二导通晶体管的第二极与所述参考电压线连接； 所述第二二极管模块包括第三导通晶体管和第四导通晶体管，其中， 所述第三导通晶体管的栅极与所述第一电平线连接，所述第三导通晶体管的第一极与所述第四导通晶体管的栅极连接，所述第三导通晶体管的第二极与所述第四导通晶体管的第一极连接； 所述第四导通晶体管的第二极与所述倍压电容的第一端连接，所述倍压电容的第一端还与所述第二导通晶体管的第一极连接； 在第一电平的控制下，所述第一导通晶体管和所述第三导通晶体管处于常开状态。6.如权利要求1至5中任一权利要求所述的像素驱动电路，其特征在于，还包括:复位单元，分别与复位控制信号线、初始电压线和所述存储电容的第一端连接，用于在复位阶段在复位控制信号的控制下控制初始电压接入所述存储电容的第一端。7.如权利要求6所述的像素驱动电路，其特征在于，所述数据写入单元，用于在数据写入阶段，在所述扫描线上的扫描信号的控制下，控制所述数据线上的数据电压写入所述存储电容的第二端，并控制所述驱动晶体管的栅极和所述驱动晶体管的第二极连接； 所述发光控制单元，用于在发光控制阶段，在所述发光控制线的发光控制信号的控制下控制所述驱动晶体管的第二极与所述发光元件的第一极连接。8.如权利要求7所述的像素驱动电路，其特征在于，所述复位单元包括:复位晶体管，栅极与所述复位控制线连接，第一极与所述存储电容的第一端连接，第二极与所述初始电压线连接； 所述数据写入单元包括: 第一写入晶体管，栅极与所述扫描线连接，第一极与所述存储电容的第二端连接，第二极与所述数据线连接;以及， 第二写入晶体管，栅极与所述扫描线连接，第一极与所述驱动晶体管的栅极连接，第二极与所述驱动晶体管的第二极连接； 所述发光控制单元包括:发光控制晶体管，栅极与所述发光控制线连接，第一极与所述发光元件的第一极连接，第二极与所述驱动晶体管的第二极连接。9.一种像素驱动电路的驱动方法，用于驱动如权利要求1至8中任一权利要求所述的像素驱动电路，其特征在于，所述驱动方法包括: 在与所述第一电源信号输入端和所述第二电源信号输入端连接的直流变换器开启后的预定时间内， 在每一显示周期的数据写入阶段，扫描线上的扫描信号为第一电平，发光控制线上的发光控制信号为第二电平，参考电压控制单元控制参考电压线上的参考电压Vrefl写入存储电容的第二端，同时数据写入单元控制数据线上的数据Vdata电压写入存储电容的第二端，则所述存储电容的第二端的电位为Vrefl+Vdata;数据写入单元控制所述驱动晶体管的栅极和所述驱动晶体管的第二极连接，从而控制驱动晶体管导通直至所述驱动晶体管的栅极电位为ELVDDl+Vth;ELVDDl为在该数据写入阶段直流变换器提供给第一电源信号输入端的第一电源信号的电压值，Vth为所述驱动晶体管的阈值电压； 在每一显示周期的发光控制阶段，扫描信号为第二电平，所述发光控制信号为第一电平，控制对所述参考电压线上的参考电压进行升压而得到输出电压VO后，将该输出电压VO发送至所述存储电容的第二端，而由于所述存储电容的第一端和所述存储电容的第二端之间的电位差不能突变，因此所述驱动晶体管的栅极电位为VO-Vrefl-Vdata+ELVDDl+Vth，在该发光控制阶段直流变换器提供给第一电源信号输入端的第一电源信号的电压值跳变为ELVDD2，驱动晶体管的栅源电压为V0-Vrefl-Vdata+ELVDD1+Vth-ELVDD2，通过控制VO和Vrefl的电压值以补偿第一电源信号在该数据写入阶段和该发光控制阶段的电压差值，从而防止所述驱动晶体管误导通。10.一种显示面板，包括直流变换器，其特征在于，还包括如权利要求1至8中任一权利要求所述的像素驱动电路;所述直流变换器用于为第一电源信号输入端提供第一电源信号并为第二电源信号输入端提供第二电源信号。11.一种显示装置，其特征在于，包括如权利要求10所述的显示面板。
【文档编号】G09G3/3208GK105895017SQ201610404997
【公开日】2016年8月24日
【申请日】2016年6月8日
【发明人】孟昭晖, 陈东, 孙伟, 董学
【申请人】京东方科技集团股份有限公司, 北京京东方光电科技有限公司