液晶显示器件的制作方法

专利名称：液晶显示器件的制作方法
技术领域：
本发明涉及液晶显示器件。更具体地，本发明涉及一种液晶显示器件，其提高了液晶显示器件的工作效率并且降低了制造成本。
背景技术：
通常，液晶显示器(LCD)使用电场来控制液晶的透光率，以显示图像。
为此，如图1所示，LCD包括液晶显示板2，其具有以矩阵形式排列的多个液晶单元；选通驱动器6，用于驱动液晶显示板2的选通线GL1至GLn；数据驱动器4，用于驱动液晶显示板2的数据线DL1至DLm；以及定时控制器8，用于控制选通驱动器6和数据驱动器4。
液晶显示板2包括设置在选通线GL1至GLn和数据线DL1至DLm的各交叉处的薄膜晶体管TFT、以及与薄膜晶体管TFT相连接的液晶单元7。当向薄膜晶体管TFT提供扫描信号(例如，来自选通线GL的选通高压VGH)时，薄膜晶体管TFT导通，以将来自数据线DL的像素信号施加给液晶单元7。此外，当向薄膜晶体管TFT提供来自选通线GL的选通低压VGL时，薄膜晶体管TFT截止，以保持充入液晶单元7中的像素信号。
可以将液晶单元7等效地表示为液晶电容器(liquid crystalcapacitor)。液晶单元7包括与公共电极和薄膜晶体管相连的像素电极，在该像素电极与公共电极和薄膜晶体管之间具有液晶。此外，液晶单元7包括存储电容器，其保持所充入的像素信号的信号电平，直到充入下一像素信号。将存储电容器设置在像素电极与前级选通线之间。这种液晶单元7根据通过薄膜晶体管TFT充入的像素信号来改变具有介电各向异性的液晶的配向状态，以控制透光率，从而实现灰度级。
定时控制器8利用从视频卡(未示出)提供的同步信号V和H，来产生选通控制信号(即，选通启动脉冲(GSP)、选通移位时钟(GSC)和选通输出使能(GOE))以及数据控制信号(即，源启动脉冲(SSP)、源移位时钟(SSC)、源输出使能(SOE)以及极性控制(POL))。将选通控制信号(即，GSP、GSC和GOE)施加到选通驱动器6以控制选通驱动器6，而将数据控制信号(即，SSP、SSC、SOE和POL)施加到数据驱动器4以控制数据驱动器4。此外，定时控制器8对红色(R)、绿色(G)和蓝色(B)像素数据VD进行排列，并且将这些数据提供给数据驱动器4。
选通驱动器6顺序地驱动选通线GL1至GLn。为此，选通驱动器6包括多个选通集成电路(IC)10，如图2A所示。在定时控制器8的控制下，选通IC 10顺序地驱动与其相连接的选通线GL1至GLn。具体地，选通IC 10响应于来自定时控制器8的选通控制信号(即GSP、GSC和GOE)顺序地向选通线GL1至GLn施加选通高压VGH。
选通驱动器6响应于选通移位时钟GSC对选通启动脉冲GSP进行移位，以生成移位脉冲。然后，选通驱动器6响应于移位脉冲在每个水平周期将选通高压VGH施加给对应的选通线GL。对于各水平周期使移位脉冲逐行移位，并且选通IC 10中的任何一个将选通高压VGH施加给对应的选通线GL，以与移位脉冲相对应。在未将选通高压VGH提供给选通线GL1至GLn时的剩余时间间隔内选通IC提供选通低压VGL。
在各水平周期，数据驱动器4将用于各行的像素信号施加给数据线DL1至DLm。数据驱动器4包括多个数据IC 16，如图2B所示。数据IC16响应于来自定时控制器8的数据控制信号(即，SSP、SSC、SOE和POL)向数据线DL1至DLm施加像素信号。数据IC 16利用来自伽马电压发生器(未示出)的伽马电压，将来自定时控制器8的像素数据VD转换为模拟像素信号，以将其输出。
数据IC 16响应于源移位时钟SSC对源启动脉冲SSP进行移位，以生成抽样信号。然后，数据IC 16响应于该抽样信号将用于特定单元的像素数据VD顺序锁存。之后，数据IC 16将锁存的一行像素数据VD转换为模拟像素信号，并且在源输出使能信号SOE的使能区间，将所述信号施加给数据线DL1至DLm。数据IC 16响应于极性控制信号POL将像素数据VD转换为正像素信号或负像素信号。
如图3所示，各个数据IC 16包括移位寄存器部34，用于顺序提供抽样信号；锁存器部36，用于响应于抽样信号顺序锁存像素数据VD，以同时输出这些信号；数模转换器(DAC)38，用于将来自锁存器部36的像素数据VD转换为像素电压信号；以及输出缓冲器部46，用于对来自DAC 38的像素电压信号进行缓冲，以将其输出。此外，数据IC 16包括信号控制器20，用于将来自定时控制器8的各种控制信号(即，SSP、SSC、SOE、REV和POL等等)和像素数据VD进行连接；以及伽马电压部32，用于提供DAC 38所需的正伽马电压和负伽马电压。
信号控制器20对来自定时控制器8的各种控制信号(即，SSP、SSC、SOE、REV和POL等等)和像素数据VD进行控制，以使其被输出到对应的元件。
伽马电压部32针对各灰度级将从伽马基准电压发生器(未示出)输入的多个伽马基准电压进行细分，以将其输出。
包括在移位寄存器部34中的多个移位寄存器响应于源抽样时钟信号SSC，对来自信号控制器20的源启动脉冲顺序进行移位，以将其作为抽样信号输出。
锁存器部36响应于来自移位寄存器部34的抽样信号为特定单元对来自信号控制器20的像素数据VD顺序进行抽样，以将其锁存。锁存器部36包括i个(其中i是整数)锁存器，以锁存i个像素数据VD，并且每个锁存器都具有与像素数据VD的位数相对应的大小。具体地，定时控制器8将像素数据VD分成偶像素数据VDeven和奇像素数据VDodd以减小传输频率，并通过各传输线同时输出这些数据。偶像素数据VDeven和奇像素数据VDodd中的每一个都包括红色(R)、绿色(G)和蓝色(B)像素数据。因此，锁存器部36为各个抽样信号同时锁存通过信号控制器20提供的偶像素数据VDeven和奇像素数据VDodd。然后，锁存器部36响应于来自信号控制器20的源输出使能信号SOE同时输出i个锁存的像素数据VD。
锁存器部36响应于数据反相(inversion)选择信号REV还原进行了调制以减少转换位数的像素数据VD，以将其输出。定时控制器8通过使用基准值来调制像素数据VD，使得转换位数变为最少，以确定是否应将这些位反相。由于从LOW转变为HIGH或者由HIGH转变为LOW的位数最少，从而使得数据传输时的电磁干扰(EMI)最小。
DAC 38将来自锁存器部36的像素数据VD同时转换为正像素电压信号和负像素电压信号。DAC 38包括共同连接到锁存器部36的正(P)解码部40和负(N)解码部42；以及多路复用器(MUX)部44，用于对P解码部40和N解码部42的输出信号进行选择。
包括在P解码部40中的n个P解码器使用来自伽马电压部32的正伽马电压，将从锁存器部36同时输入的n个像素数据转换为正像素电压信号。包括在N解码部42中的i个N解码器使用来自伽马电压部32的负伽马电压，将从锁存器部36同时输入的i个像素数据转换为负像素电压信号。包括在多路复用器部44中的i个多路复用器响应于来自信号控制器20的极性控制信号POL，选择性地输出来自P解码器40的正像素电压信号或者来自N解码器42的负像素电压信号。
包括在输出缓冲器部46中的i个输出缓冲器包括串联连接到相应的i条数据线DL1至DLi的多个电压跟随器等。这种输出缓冲器46对来自DAC 38的像素电压信号进行缓冲，以将这信号提供给数据线DL1至DLi。
这种现有技术的LCD根据液晶显示板2的分辨率来区分包括在数据驱动器4中的数据IC 16的输出通道。这是由于对于液晶显示板2的每种分辨率，数据IC 16会有某些通道连接到数据线DL。因此，会出现以下问题对于液晶显示板2的每种分辨率类型需要使用不同数量的具有不同输出通道的数据IC 16。这使工作效率下降并且增加了制造成本。
更具体地，对于具有3072条数据线DL的分辨率为扩展图形阵列(eXtended Graphics Array)(XGA)级(即1024×3)的液晶显示器，需要4个数据IC 16，每个数据IC 16都具有768个数据输出通道。对于具有4200条数据线DL的分辨率为高级扩展图形适配器+(Super eXtendedGraphics Adapter+)(SXGA+)级(即，1400×3)的液晶显示器，需要6个数据IC 16，每个数据IC 16都具有702个数据输出通道。将剩余的12个数据输出通道当作哑线(dummy line)。另外，具有3840条数据线DL的分辨率为宽扩展图形阵列(Wide eXtended Graphics Array)(WXGA)级(即，1280×3)的液晶显示器，需要6个数据IC 16，每个数据IC 16都具有642个数据输出通道。在此情况下，将剩余的12个数据输出通道当作哑线。如上所述，对于液晶显示板2的各分辨率必须使用具有特定数量的数据输出通道的不同的数据IC 16。因此，现有技术的液晶显示器具有降低工作效率并且增加制造成本的缺点。

发明内容
因此，本发明致力于一种液晶显示(LCD)器件，其提高了LCD的工作效率并且降低了制造成本。
本发明的一个优点在于提供了一种液晶显示器件，其能够基于液晶显示板的分辨率来控制数据集成电路的输出通道。
本发明的其他特征和优点将在以下说明中加以阐述，部分地通过该说明变得明了，或者可通过对本发明的实践而获知。通过文字说明及其权利要求以及附图中所具体指出的结构，可实现并获得本发明的这些和其它优点。
为了实现这些和其他优点并且根据本发明的目的，如所具体实施和广泛描述的那样，根据本发明一个实施例的显示器包括N个数据输出通道(N为整数)，包括第1数据输出通道和第N数据输出通道；数据输出通道组，包括M个数据输出通道(其中M为小于或者等于N的整数)，所述M个数据输出通道根据显示器的期望分辨率来向对应数量的数据线提供像素数据，其中(N-M)个数据输出通道未被提供像素数据，并且所述(N-M)个数据输出通道位于第1数据输出通道与第N数据输出通道之间；以及，通道选择器，对M个数据输出通道进行选择。
在本发明的另一实施例中，一种用于连接显示器的多条数据线的数据驱动集成电路，包括N个数据输出通道(其中N是整数)，包括第1数据输出通道和第N数据输出通道；数据输出通道组，包括M个数据输出通道(其中M为小于或者等于N的整数)，所述M个数据输出通道根据显示器的期望分辨率向对应数量的数据线提供像素数据，其中(N-M)个数据输出通道未被提供像素数据，并且所述(N-M)个数据输出通道位于第1数据输出通道与第N数据输出通道之间；以及，通道选择器，对M个数据输出通道进行选择。
在本发明的又一实施例中，一种数据驱动集成电路，包括多个输出通道，这多个输出通道包括第一输出通道组、第二输出通道组和第三输出通道组，所述第二输出通道组是不接收像素数据的哑输出通道；以及，通道选择器，用于对应于具有期望分辨率的显示器的多条数据线来选择第一数据输出通道组和第三数据输出通道组，该通道选择器能够选择所述第一数据输出通道组、第二数据输出通道组和第三数据输出通道组中的任何一组，作为哑输出通道，其中所述第二输出通道组位于所述第一输出通道组与所述第三输出通道组之间。
应该理解，上述概括说明和以下具体说明都是示例性和说明性的，旨在为如权利要求所述的本发明的提供进一步解释。


所包括的附图用于提供对于本发明的进一步理解，被并入说明书并构成本说明书的一部分，其示出了本发明的实施例，并与文字说明一起用于解释本发明的原理。附图中图1是表示现有技术的液晶显示器的电路框图；图2A示出了包括在现有技术的选通驱动器中的选通集成电路；图2B示出了包括在现有技术的数据驱动器中的数据集成电路；图3是表示图2B中的数据集成电路的内部结构的框图；图4是表示根据本发明第一实施例的液晶显示器的电路框图；图5示出了根据图4中所示的第一和第二输出选择信号而设置为具有600个数据输出通道的数据集成电路；图6示出了根据图4中所示的第一和第二输出选择信号而设置为具有618个数据输出通道的数据集成电路；图7示出了根据图4中所示的第一和第二输出选择信号而设置为具有630个数据输出通道的数据集成电路；图8示出了根据图4中所示的第一和第二输出选择信号而设置为具有642个数据输出通道的数据集成电路；图9是表示图4中的数据集成电路的内部结构的框图；图10是表示根据本发明第二实施例的液晶显示器的电路框图。
图11示出了根据图10中所示的第一和第二输出选择信号而设置为具有600个数据输出通道的数据集成电路；图12示出了根据图10中所示的第一和第二输出选择信号而设置为具有618个数据输出通道的数据集成电路；图13示出了根据图10中所示的第一和第二输出选择信号而设置为具有630个数据输出通道的数据集成电路；图14示出了根据图10中所示的第一和第二输出选择信号而设置为具有642个数据输出通道的数据集成电路；图15示出了用于生成图10所示的第一和第二通道输出选择信号的开关装置；图16示出了用于生成图10所示的第一和第二通道输出选择信号的双列直插式切换器；以及图17是表示根据本发明第三实施例的数据集成电路中的通道选择器和移位寄存器部分的框图。
具体实施例方式
下面详细说明优选的实施例，其示例示出在附图中。
图4示意性示出了根据本发明第一实施例的液晶显示器(LCD)。
在图4中，LCD包括液晶显示板102，具有以矩阵形式排列的多个液晶单元；选通驱动器106，用于驱动液晶显示板102的选通线GL1至GLn；数据驱动器104，用于驱动液晶显示板102的数据线DL1至DLm；以及定时控制器108，用于控制选通驱动器106和数据驱动器104。
液晶显示板102包括薄膜晶体管TFT，设置在选通GL1至GLn与数据线DL1至DLm的各交叉部分处；以及，液晶单元(未示出)，与所述薄膜晶体管TFT相连接。当向薄膜晶体管TFT提供扫描信号(即，来自选通线GL的选通高压VGH)时，使得薄膜晶体管TFT导通，以将来自数据线DL的像素信号提供给液晶单元。此外，当向薄膜晶体管TFT提供来自选通线GL的选通低压VGL时，使得薄膜晶体管TFT截止。在液晶单元中保持所充入的像素信号。
可以将液晶单元等效地表示为液晶电容器。液晶单元包括与公共电极和薄膜晶体管相连接的像素电极，并且在像素电极与公共电极和薄膜晶体管之间具有液晶。此外，液晶单元包括存储电容器，其用于保持所充入的像素信号，直到充入下一像素信号。将该存储电容器设置在像素电极与前级选通线之间。这种液晶单元7根据通过薄膜晶体管TFT而充入的像素信号改变具有介电各向异性的液晶的配向状态，以控制透光率并实现灰度级。
定时控制器108使用从视频卡(未示出)提供的同步信号V和H，来生成选通控制信号(即选通启动脉冲(GSP)、选通移位时钟(GSC)和选通输出使能(GOE))以及数据控制信号(即源启动脉冲(SSP)、源移位时钟(SSC)、源输出使能(SOE)以及极性控制(POL))。将选通控制信号(即GSP、GSC和GOE)提供给选通驱动器106，以控制选通驱动器106，而将数据控制信号(即SSP、SSC、SOE和POL)提供给数据驱动器104，以控制数据驱动器104。此外，定时控制器108对像素数据VD进行排列，并且将所述数据提供给数据驱动器104。
选通驱动器106顺序地驱动选通线GL1至GLn。选通驱动器106包括多个选通集成电路(IC)(未示出)。在定时控制器108的控制下，选通IC顺序地驱动与其相连的选通线GL1至GLn。选通IC响应于来自定时控制器108的选通控制信号(即GSP、GSC和GOE)将选通高压VGH顺序地提供给选通线GL1至GLn。
具体地，选通驱动器106响应于选通移位时钟GSC对选通启动脉冲GSP进行移位，以生成移位脉冲。然后，选通驱动器106响应于该移位脉冲在每个水平周期将选通高压VGH提供给对应的选通线GL。换言之，在每个水平周期将移位脉冲逐行移位，并且多个选通IC中的任何一个根据该移位脉冲，将选通高压VGH提供给对应的选通线GL。在此情况下，选通IC对剩余选通线施加选通低压VGL。
在每个水平周期，数据驱动器104一次一行地将像素信号提供给数据线DL1至DLm。数据驱动器104包括多个数据IC 116。可以将各数据IC 116安装在数据带载封装(tape carrier package)(TCP)110中。这些数据IC 116通过数据TCP焊盘112、数据焊盘114以及线路(link)118电连接到数据线DL1至DLm。数据IC 116响应于来自定时控制器108的数据控制信号(即SSP、SSC、SOE和POL)将像素信号提供给数据线DL1至DLm。数据IC 116使用来自伽马电压发生器(未示出)的伽马电压，将来自定时控制器108的像素数据VD转换为模拟像素信号。
具体地，数据IC 116响应于源移位时钟SSC将源启动脉冲SSP移位，以生成抽样信号。然后，数据IC 116响应于该抽样信号为特定单元对像素数据VD顺序地进行锁存。之后，数据IC 116将所锁存的用于各行的像素数据VD转换为模拟像素信号，并且在源输出使能信号SOE的使能区间将所述模拟数据施加给数据线DL1至DLm。数据IC 116响应于极性控制信号POL将像素数据VD转换为正像素信号或负像素信号。
同时，根据本发明第一实施例的LCD的各数据IC 116响应于从其外部输入的第一通道选择信号P1和第二通道选择信号P2，改变用于将像素信号施加给各数据线DL1至DLm的输出通道。各数据IC 116例如包括被提供了第一通道选择信号P1和第二通道选择信号P2的第一选项引脚(option pin)OP1和第二选项引脚OP2。
将第一选项引脚OP1和第二选项引脚OP2中的每一个选择性地连接到电压源VCC和地电压源GND，以具有2位的二进制逻辑值。由此，通过第一选项引脚OP1和第二选项引脚OP2施加给数据IC 116的第一通道选择信号P1和第二通道选择信号P2具有的值为‘00’、‘01’、‘10’以及‘11’。
因此，各数据IC 116使用通过第一选项引脚OP1和第二选项引脚OP2而施加的第一通道选择信号P1和第二通道选择信号P2，根据液晶显示板102的分辨率类型而预先设置输出通道的数量。
在下表中说明了根据基于液晶显示板102的分辨率的数据IC 116的多个输出通道的数据IC 116的数量表1

在表1中，可由4个通道来表示所有的分辨率。特别地，分辨率为XGA级的液晶显示板102需要5个数据IC 116，其中每个数据IC 116具有618个数据输出通道。将剩余的18的数据输出通道当作哑线。分辨率为SXGA+级的液晶显示板102需要7个数据IC 116，其中每个数据IC 116具有600个数据输出通道。分辨率为超扩展图形适配器(Ultra eXtendedGraphics Adapter)(UXGA)级的液晶显示板102需要8个数据IC 116，其中每个数据IC 116具有600个数据输出通道。分辨率为WXGA级的液晶显示板102需要6个数据IC 116，其中每个数据IC 116具有642个数据输出通道。分辨率为宽幅高级扩展图形适配器-(Wide aspect SupereXtended Graphics Adapter-)(WSXGA-)级的液晶显示板102需要7个数据IC 116，其中每个数据IC 116具有618个数据输出通道。分辨率为宽幅高级扩展图形适配器(WSXGA)级的液晶显示板102需要8个数据IC 116，其中每个数据IC 116具有630个数据输出通道。分辨率为宽幅超扩展图形适配器(Wide aspect Ultra eXtended Graphics Adapter)(WUXGA)级的液晶显示板102需要9个数据IC 116，其中每个数据IC116具有642个数据输出通道。
根据本发明第一实施例的LCD响应于第一通道选择信号P1和第二通道选择信号P2，将数据IC 116的数据输出通道的数量设为600个通道、618个通道、630个通道和642个通道中的任何一种，从而表示出液晶显示板102的所有分辨率。例如，可以响应于例如来自第一选项引脚OP1和第二选项引脚OP2的第一选择信号P1和第二选择信号P2，使根据本发明第一实施例的LCD的数据IC 116具有642个数据输出通道，并且设置数据IC 116的有效输出通道数量，从而使得可以将该数据IC 116兼容地用于液晶显示板102的所有分辨率类型。
可以将根据本发明第一实施例的LCD的数据IC 116制造为具有642个数据输出通道。当通过将第一选项引脚OP1和第二选项引脚OP2中的每一个都连接到地电压源GND从而使提供给数据IC 116的第一通道选择信号P1和第二通道选择信号P2的值为‘00’时，如图5所示，数据IC 116仅通过可用的642个数据输出通道中的第1数据输出通道至第600数据输出通道来输出像素电压信号。在此情况下，第601输出通道至第642输出通道成为哑输出通道。另一方面，当通过将第一选项引脚OP1连接到地电压源GND、并将第二选项引脚OP2连接到电压源VCC而使提供给数据IC 116的第一通道选择信号P1和第二通道选择信号P2的值为‘01’时，如图6所示，数据IC 116仅通过可用的642个数据输出通道中的第1数据输出通道至第618数据输出通道来输出像素电压信号。在此情况下，第619输出通道至第642输出通道成为哑输出通道。当通过将第一选项引脚OP1连接到电压源VCC、并将第二选项引脚OP2连接到地电压源GND而使提供给数据IC 116的第一通道选择信号P1和第二通道选择信号P2的值为‘10’时，如图7所示，数据IC 116仅通过可用的642个数据输出通道中的第1数据输出通道至第630数据输出通道来输出像素电压信号。第631输出通道至第642输出通道成为哑输出通道。最后，当通过将第一选项引脚OP1和第二选项引脚OP2中的每一个都连接到电压源VCC而使提供给数据IC 116的第一通道选择信号P1和第二通道选择信号P2的值为‘11’时，如图8所示，数据IC 116通过第1数据输出通道至第642数据输出通道来输出像素电压信号。
如图9所示，根据本发明第一实施例的LCD的数据IC 116包括通道选择器130，用于响应于施加给例如第一选项引脚OP1和第二选项引脚OP2的第一通道选择信号P1和第二通道选择信号P2来设置数据IC116的输出通道；移位寄存器部134，用于顺序地施加抽样信号；锁存器部136，用于响应于来自移位寄存器部134的抽样信号顺序地锁存像素数据VD，以同时输出所述数据；数模转换器(DAC)138，用于将来自锁存器部136的像素数据VD转换为像素电压信号；以及，输出缓冲器部146，用于对来自DAC 138的像素电压信号进行缓冲，并且将其输出给数据线。
数据IC 116还包括信号控制器120，用于连接来自定时控制器108的各种控制信号和像素数据VD；以及，伽马电压部132，用于提供DAC138所需的正伽马电压和负伽马电压。
信号控制器120控制来自定时控制器108的各种控制信号(即SSP、SSC、SOE、REV和POL等)和像素数据VD，以将其输出给对应的元件。
伽马电压部132针对各灰度级将从伽马基准电压发生器(未示出)输入的多个伽马基准电压进行细分。
通道选择器130响应于第一通道选择信号P1和第二通道选择信号P2，通过第一选项引脚OP1和第二选项引脚OP2将第一通道控制信号CS1至第四通道控制信号CS4提供给移位寄存器部134。换言之，通道选择器130生成与值为‘00’的第一通道选择信号P1和第二通道选择信号P2对应的第一通道控制信号CS1、与值为‘01’的第一通道选择信号P1和第二通道选择信号P2对应的第二通道控制信号CS2、与值为‘10’的第一通道选择信号P1和第二通道选择信号P2对应的第三通道控制信号CS3、以及与值为‘11’的第一通道选择信号P1和第二通道选择信号P2对应的第四通道控制信号CS4。
包括在移位寄存器部134中的多个移位寄存器响应于源抽样时钟信号SSC将来自信号控制器120的源启动脉冲SSP顺序地进行移位，并且输出抽样信号。在此示例中，移位寄存器部134由642个移位寄存器SR1至SR642构成。
这种移位寄存器部134响应于来自通道选择器130的第一通道控制信号CS1至第四通道控制信号CS4将第600移位寄存器SR600、第618移位寄存器SR618、第630移位寄存器SR630以及第642移位寄存器SR642的输出信号提供给下一级数据IC 116。
更具体地，当从通道选择器130提供第一通道控制信号CS1时，移位寄存器部134通过使用第1移位寄存器SR1至第600移位寄存器SR600，响应于源抽样时钟信号SSC将来自信号控制器120的源启动脉冲SSP顺序地进行移位，并且将其输出为抽样信号。在此情况下，将第600移位寄存器SR600的输出信号(即进位信号)提供给下一级数据IC116的第1移位寄存器SR1，以进行菊链连接。因此，第601移位寄存器SR601至第642移位寄存器SR642不输出抽样信号。如果以双向方式来驱动这些移位寄存器，则可以通过使用哑处理而不使用42个中间通道来更有利地使用这些移位寄存器。
当从通道选择器130提供第二通道控制信号CS2时，移位寄存器部134通过使用第1移位寄存器SR1至第618移位寄存器SR618，响应于源抽样时钟信号SSC将来自信号控制器120的源启动脉冲SSP顺序地进行移位，并且将其输出为抽样信号。在此情况下，将第618移位寄存器SR618的输出信号(即进位信号)提供给下一级数据IC 116的第1移位寄存器SR1。因此，第619移位寄存器SR619至第642移位寄存器SR642不输出抽样信号。如果以双向方式来驱动这些移位寄存器，则可以通过使用哑处理而不使用42个中间通道来更有利地使用这些移位寄存器。
当从通道选择器130提供第三通道控制信号CS3时，移位寄存器部134通过使用第1移位寄存器SR1至第630移位寄存器SR630，响应于源抽样时钟信号SSC将来自信号控制器120的源启动脉冲SSP顺序地进行移位，并且将其输出为抽样信号。在此情况下，将第630移位寄存器SR630的输出信号(即进位信号)提供给下一级数据IC 116的第1移位寄存器SR1。因此，第631移位寄存器SR631至第642移位寄存器SR642不输出抽样信号。其中，如果以双向方式来驱动这些移位寄存器，则可以通过使用哑处理而不使用12个中间通道来更有利地使用这些移位寄存器。
当从通道选择器130提供第四通道控制信号CS4时，移位寄存器部134通过使用第1移位寄存器SR1至第642移位寄存器SR642，响应于源抽样时钟信号SSC将来自信号控制器120的源启动脉冲SSP顺序地进行移位，并且将其输出为抽样信号。在此情况下，将第642移位寄存器SR642的输出信号(即进位信号)提供给下一级数据IC 116的第1移位寄存器SR1。
锁存器部136响应于来自移位寄存器部134的抽样信号为特定单元对来自信号控制器120的像素数据VD顺序地进行抽样，以将其锁存。为此，锁存器部136包括最多642个锁存器，以锁存642个像素数据VD，并且各锁存器具有与像素数据VD的位数对应的大小。具体地，定时控制器108将像素数据VD分成偶像素数据VDeven和奇像素数据VDodd，以减小传输频率，并通过各传输线同时输出这些数据。偶像素数据VDeven和奇像素数据VDodd中的每一个都包括红色(R)、绿色(G)和蓝色(B)像素数据。
锁存器部136对于各个抽样信号同时锁存通过信号控制器120提供的偶像素数据VDeven和奇像素数据VDodd。然后，锁存器部136响应于来自信号控制器120的源输出使能信号SOE，通过所选数量个输出通道(600、618、630或者642个数据输出通道)同时输出像素数据VD。锁存器部136响应于数据反相选择信号REV还原进行了调制以减少转换位数的像素数据VD。这是因为，定时控制器108对像素数据VD(其中转换的位数超过基准值)进行调制，以使得减小转变位数，从而使数据传输时的电磁干扰(EMI)最小。
DAC 138将来自锁存器部136的像素数据VD同时转换为正像素电压信号和负像素电压信号。DAC 138包括共同连接到锁存器部136的正(P)解码部140和负(N)解码部142；以及多路复用器(MUX)部144，用于对P解码部140和N解码部142的输出信号进行选择。
包括在P解码部140中的n个P解码器使用来自伽马电压部132的正伽马电压，将从锁存器部136同时输入的n个像素数据转换为正像素电压信号。包括在N解码部142中的i个N解码器使用来自伽马电压部132的负伽马电压，将从锁存器部136同时输入的i个像素数据转换为负像素电压信号。在该示例中，包括在多路复用器部144中的最多642个多路复用器响应于来自信号控制器120的极性控制信号POL，选择性地输出来自P解码器140的正像素电压信号或者来自N解码器142的负像素电压信号。
包括在输出缓冲器部146中的最多642个输出缓冲器包括串联连接到相应的642条数据线DL1至DL642的多个电压跟随器等。这些输出缓冲器146对来自DAC 138的像素电压信号进行缓冲，以将这些信号提供给数据线DL1至DL642。
在根据本发明第一实施例的LCD中，如以上表1所示，对于分辨率为SXGA+级或UXGA级的液晶显示板102使用具有600个数据输出通道的数据IC 116；对于分辨率为XGA级或者WSXGA-级的液晶显示板102使用具有618个数据输出通道的数据IC 116；对于分辨率为WSXGA级的液晶显示板102使用具有630个数据输出通道的数据IC 116；对于分辨率为WXGA级或WUXGA级的液晶显示板102使用具有642个数据输出通道的数据IC 116。
同时，在根据本发明第一实施例的LCD中，液晶显示板102的TCP焊盘112、数据焊盘114以及线路118与响应于第一通道选择信号P1和第二通道选择信号P2而变化的数据IC 116的输出通道相对应。
根据本发明第一实施例的LCD通过使用施加给第一选项引脚OP1和第二选项引脚OP2的第一选择信号P1和第二选择信号P2，如以上表1所示地，根据液晶显示板102的分辨率来设置数据IC 116的数据输出通道的数量，从而仅使用一种类型的数据IC 116来构成多个分辨率。因此，根据本发明的第一实施例的LCD提高了LCD器件的工作效率并且降低了制造成本。
图10是表示根据本发明第二实施例的液晶显示器中的数据IC的结构的框图。
在图10中，除了数据IC 216以外，根据本发明第二实施例的LCD具有与根据本发明第一实施例的LCD相同的元件。因此，在根据本发明第二实施例的LCD中，将结合图10和图4说明数据IC 216，并且将省略对相同元件的说明。其中，图4中所示的数据IC的标号为“116”。
在根据本发明第二实施例的LCD中，数据IC 216包括第一数据输出通道组260和第二数据输出通道组262，用于将数据提供给数据线DL1至DLm；以及，哑输出通道组264，设置在第一数据输出通道组260和第二数据输出通道组262之间。
数据IC 216还包括第一选项引脚OP1和第二选项引脚OP2，对第一选项引脚OP1和第二选项引脚OP2提供第一通道选择信号P1和第二通道选择信号P2，以确定是否输出了通过哑数据输出通道组264根据数据线DL1至DLm的数量而提供给数据线DL1至DLm的像素数据。
将第一选项引脚OP1和第二选项引脚OP2中的每一个选择性地连接到电压源VCC和地电压源GND，以具有2位的二进制逻辑值。因此，通过第一选项引脚OP1和第二选项引脚OP2而提供给数据IC 216的第一通道选择信号P1和第二通道选择信号P2可以具有值‘00’、‘01’、‘10’以及‘11’。
因此，各数据IC 216使用通过第一选项引脚OP1和第二选项引脚OP2而提供的第一通道选择信号P1和第二通道选择信号P2，根据液晶显示板102的期望分辨率而预先设置输出通道。
如以上表1中所示，根据数据IC 216的数据输出通道的数据IC 216的数量是基于液晶显示板102的分辨率的。
因此，根据本发明第二实施例的LCD可以响应于第一通道选择信号P1和第二通道选择信号P2将数据IC 216的数据输出通道设置为例如600个通道、618个通道、630个通道以及642个通道中的任何一个，从而构成液晶显示板102的多个分辨率。换言之，可以将根据本发明第二实施例的LCD的数据IC 216设置为具有642个数据输出通道，这642个数据输出通道是响应于来自第一选项引脚OP1和第二选项引脚OP2的第一通道选择信号P1和第二通道选择信号P2而设置的，从而使得可以将数据IC 216兼容地用于液晶显示板102的所有分辨率。此外，在根据第二实施例的LCD中，根据位于数据IC 216的多个数据输出通道的中间部分处的输出通道的确定情况，来设置数据IC 216的哑数据输出通道组264。换言之，数据IC 216的第一数据输出通道组260和第二数据输出通道组262具有相同的数据输出通道，它们之间具有哑数据输出通道组264。因此，根据本发明第二实施例的LCD使数据IC 216的第一数据输出通道组260和第二数据输出通道组262的数据输出通道相等，由此降低了输出像素数据时的电磁干涉。
例如可以将根据本发明第二实施例的LCD的数据IC 216制造为具有642个数据输出通道。
当通过将第一选项引脚OP1和第二选项引脚OP2中的每一个都连接到地电压源GND从而使提供给数据IC 216的第一通道选择信号P1和第二通道选择信号P2的值为‘00’时，如图11所示，数据IC 216通过第一数据输出通道组260(具有可用的642个数据输出通道中的第1输出通道至第300输出通道)和第二数据输出通道组262(具有可用的第343输出通道至第642输出通道)来输出像素信号。哑数据输出通道组264具有被视为哑线的第301输出通道至第342输出通道。
在图12中，当通过将第一选项引脚OP1连接到地电压源GND、并将第二选项引脚OP2连接到电压源VCC从而使提供给数据IC 216的第一通道选择信号P1和第二通道选择信号P2的值为‘01’时，数据IC 216通过第一数据输出通道组260(具有642个数据输出通道中的第1输出通道至第309输出通道)和第二数据输出通道组262(具有第334输出通道至第642输出通道)来输出像素信号，如图12所示。哑数据输出通道组264具有被视为哑线的第310输出通道至第333输出通道。
在图13中，当通过将第一选项引脚OP1连接到电压源VCC、并将第二选项引脚OP2连接到地电压源GND从而使提供给数据IC 216的第一通道选择信号P1和第二通道选择信号P2的值为‘10’时，数据IC 216通过第一数据输出通道组260(具有642个数据输出通道中的第1输出通道至第315输出通道)和第二数据输出通道组262(具有可用的第328数据输出通道至第642数据输出通道)来输出像素信号，如图13所示。因而，哑数据输出通道组264包括被视为哑线的第316输出通道至第327输出通道。
最后，在图14中，当通过将第一选项引脚OP1和第二选项引脚OP2的每一个都连接到电压源VCC从而使提供给数据IC 216的第一通道选择信号P1和第二通道选择信号P2的值为‘11’时，数据IC 216通过第一数据输出通道组260、哑数据输出通道组264和第二数据输出通道组262(即通过第1输出通道至第642输出通道)输出像素数据，如图14所示。
为此，与图9类似，根据本发明第二实施例的LCD的数据IC 216包括通道选择器130，用于响应于施加给第一选项引脚OP1和第二选项引脚OP2的第一通道选择信号P1和第二通道选择信号P2来设置数据IC216的输出通道；移位寄存器部134，用于顺序地施加抽样信号；锁存器部136，用于响应于抽样信号顺序地锁存像素数据VD，以同时输出该数据；数模转换器(DAC)138，用于将来自锁存器部136的像素数据VD转换为像素电压信号；以及，输出缓冲器部146，用于对来自DAC 138的像素电压信号进行缓冲。
数据IC 216还包括信号控制器120，用于连接来自定时控制器108的各种控制信号和像素数据VD；以及伽马电压部132，用于提供DAC 138所需的正伽马电压和负伽马电压。
由于包括通道选择器130、移位寄存器部134、锁存器部136、DAC138、输出缓冲器部146、信号控制器120以及伽马电压部的数据IC 216与根据本发明第一实施例的LCD的数据IC 116相同，因此将采用上述说明来代替对于相同元件的说明。
如上所述，根据本发明第二实施例的LCD响应于施加给第一选项引脚OP1和第二选项引脚OP2的第一通道选择信号P1和第二通道选择信号P2，如以上表1所示，基于液晶显示板102的分辨率来设置数据IC 216的输出通道，从而仅利用一种数据IC 216就表示了所有的分辨率。因此，根据本发明第二实施例的LCD提高了LCD的工作效率并且降低了制造成本。
在另一实施例中，如图15所示，可以通过对第一开关Q1和第二开关Q2的选择性开关来生成分别施加给本发明第一实施例和第二实施例的数据IC 116和数据IC 216的第一选项引脚OP1和第二选项引脚OP2的第一通道选择信号P1和第二通道选择信号P2。
第一开关Q1连接在电压源VCC与第一选项引脚OP1之间，而第二开关Q2连接在电压源VCC与第二选项引脚OP2之间。分别通过来自计时控制器108的开关信号S1和S2来开关第一开关Q1和第二开关Q2，或者分别通过基于液晶显示板102的分辨率类型而设置的开关信号S1和S2来对第一开关Q1和第二开关Q2进行开关。
此外，如图16所示，还可以通过连接到电压源VCC同时连接到对应的第一选项引脚OP1和第二选项引脚OP2的双列直插式切换器250的切换操作，来生成施加给根据本发明的第一和第二实施例的数据IC 116和数据IC 216的第一选项引脚OP1和第二选项引脚OP2的第一通道选择信号P1和第二通道选择信号P2。
系统工程师可以根据液晶显示板102的分辨率来预设双列直插式切换器250，以生成第一通道选择信号和第二通道选择信号，从而分别将这些信号施加给第一选项引脚OP1和第二选项引脚OP2。
图17是表示根据本发明第三实施例的液晶显示板中的数据IC的结构的框图。
在图17中，除了数据IC 316以外，根据本发明第三实施例的LCD具有与根据本发明的第一实施例的LCD相同的元件。因此，在根据本发明第三实施例的LCD中，仅结合图17和图4说明数据IC 316，省略对其他元件的说明。其中，图4中所示的数据IC的标号“116”将由图17中所示的标号“316”代替。
在根据本发明第三实施例的LCD中，数据IC 316包括第一数据输出通道组360和第二数据输出通道组362，用于向数据线DL1至DLm施加数据；以及，哑输出通道组364，设置在第一数据输出通道组360与第二数据输出通道组362之间。
这种数据IC 316还包括第一选项引脚和第二选项引脚，例如OP1和OP2，对其提供第一通道选择信号P1和第二通道选择信号P2，以确定是否输出了根据数据线DL1至DLm的数量通过哑数据输出通道组364提供给数据线DL1至DLm的像素数据。
将第一选项引脚OP1和第二选项引脚OP2中的每一个选择性连接到电压源VCC和地电压源GND，以具有2位的二进制逻辑值。因此，通过第一选项引脚OP1和第二选项引脚OP2而提供给数据IC 316的第一通道选择信号P1和第二通道选择信号P2可以具有值‘00’、‘01’、‘10’以及‘11’。
因此，各数据IC 316响应于通过第一选项引脚OP1和第二选项引脚OP2而施加的第一通道选择信号P1和第二通道选择信号P2，根据液晶显示板102的分辨率预先设置输出通道。
根据基于液晶显示板102的分辨率类型的数据IC 316的数据输出通道的数据IC 316的数量如以上的表1中所示。
因此，根据本发明第三实施例的LCD响应于第一通道选择信号P1和第二通道选择信号P2，将数据IC 316的输出通道例如设置为600个通道、618个通道、630个通道以及642个通道中的任何一种，从而构成液晶显示板102的多个分辨率类型。换言之，根据本发明第三实施例的LCD的数据IC 316可以具有642个数据输出通道。数据IC 316的输出通道是响应于来自第一选项引脚OP1和第二选项引脚OP2的第一通道选择信号P1和第二通道选择信号P2而设置的，从而使得可以将LCD板兼容地用于液晶显示板102的所有分辨率类型。此外，根据本发明第三实施例的LCD将数据IC 316的哑数据输出通道组364设置在数据IC 316的多个数据输出通道的中间部分处。换言之，数据IC 316的第一数据输出通道组360和第二数据输出通道组362具有相同数量的输出通道，它们之间具有哑输出通道组364。因此，根据本发明第三实施例的LCD使得数据IC 316的第一数据输出通道组360和第二数据输出通道组362的输出通道相等，由此降低了输出像素数据时的电磁干涉。
具体地，可以将根据本发明第三实施例的LCD的数据IC 316制造为具有642个数据输出通道。
当通过将第一选项引脚OP1和第二选项引脚OP2中的每一个都连接到地电压源GND使得提供给数据IC 316的第一通道选择信号P1和第二通道选择信号P2的值为‘00’时，与图11相似，数据IC 316通过第一数据输出通道组360(具有642个数据输出通道中的第1输出通道至第300输出通道)和第二数据输出通道组362(具有第343输出通道至第642输出通道)来输出像素信号。在此情况下，哑数据输出通道组364包括被视为哑线的第301输出通道至第342输出通道。
当通过将第一选项引脚OP1连接到地电压源GND、并将第二选项引脚OP2连接到电压源VCC从而使提供给数据IC 316的第一通道选择信号P1和第二通道选择信号P2的值为‘01’时，与图12相似，数据IC 316通过第一数据输出通道组360(具有642个数据输出通道中的第1输出通道至第309输出通道)和第二数据输出通道组362(具有第334输出通道至第642输出通道)来输出像素信号。在此情况下，哑数据输出通道组364包括被视为哑线的第310输出通道至第333输出通道。
同时，当通过将第一选项引脚OP1连接到电压源VCC、并将第二选项引脚OP2连接到地电压源GND从而使提供给数据IC 316的第一通道选择信号P1和第二通道选择信号P2的值为‘10’时，与图13相似，数据IC 316通过第一数据输出通道组360(具有642个数据输出通道的第1输出通道至第315输出通道)和第二数据输出通道组362(具有第328输出通道至第642输出通道)来输出像素信号。在此情况下，哑数据输出通道组364包括被视为哑线的第316输出通道至第327输出通道。
最后，与图14相似，当通过将第一选项引脚OP1和第二选项引脚OP2中的每一个都连接到电压源VCC从而使提供给数据IC 316的第一通道选择信号P1和第二通道选择信号P2的值为‘11’时，数据IC 316通过第一数据输出通道组360、哑数据输出通道组364和第二输出通道组362(即通过第1数据输出通道至第642数据输出通道)来输出像素数据。
为此，如图17所示，根据本发明第三实施例的LCD的数据IC 316包括通道选择器318，用于响应于施加给第一选项引脚OP1和第二选项引脚OP2的第一通道选择信号P1和第二通道选择信号P2来设置数据IC 316的输出通道；移位寄存器部334，用于提供顺序的抽样信号；锁存器部(未示出)，用于响应于抽样信号顺序地锁存像素数据VD，以将这些数据同时输出；数模转换器(DAC)(未示出)，用于将来自锁存器部的像素数据VD转换为像素电压信号；以及，输出缓冲器部(未示出)，用于对来自DAC的像素电压信号进行缓冲。
数据IC 316还包括信号控制器(未示出)，用于连接来自定时控制器108的各种控制信号和像素数据VD；以及，伽马电压部(未示出)，用于提供DAC所需的正伽马电压和负伽马电压。
由于除了通道选择器318和移位寄存器部334以外，包括锁存器部、DAC、输出缓冲器部、信号控制器以及伽马电压部的数据IC 316与根据本发明第一实施例的LCD的数据IC 116相同，因此将采用上述说明来代替对于相同元件的说明。
在根据本发明第三实施例的LCD的数据IC 316中，数据IC 316的移位寄存器部334包括N个移位寄存器SR1至SRn。包括在移位寄存器部334中的多个移位寄存器响应于源抽样时钟信号SSC对来自信号控制器的源启动脉冲SSP顺序地进行移位，以将这些信号作为抽样信号输出。将移位寄存器部334的第N移位寄存器SRn的输出信号(进位信号)施加到下一级数据IC 316的第1移位寄存器SR1。在此情况下，假定移位寄存器部334包括642个移位寄存器SR1至SR642来对其进行说明。
通道选择器318包括第一多路复用器350，用于响应于第一通道选择信号P1和第二通道选择信号P2，选择性地输出第I1移位寄存器SRI1(其中I1是大于1的整数)的输出信号、第I2移位寄存器SRI2(其中I2是大于I1的整数)的输出信号、以及第I3移位寄存器SRI3(其中I3是大于I2并且小于N的整数)的输出信号中的一个；多路分解器352，用于响应于第一通道选择信号P1和第二通道选择信号P2，将第一多路复用器350的输出信号施加到第J1移位寄存器SRJ1(其中J1是大于I3的整数)、第J2移位寄存器SRJ2(其中J2是大于J1的整数)、以及第J3移位寄存器SRJ3(其中J3是大于J2并且小于N的整数)中的一个；第二多路复用器354，用于响应于第二通道选择信号P2，将第(J1-1)移位寄存器SRJ1-1的输出信号和多路分解器352的输出信号中的一个施加到第J1移位寄存器SRJ1；第三多路复用器356，用于响应于第一通道选择信号P1，将第(J2-1)移位寄存器SRJ2-1的输出信号和多路分解器352的输出信号中的一个施加到第J2移位寄存器SRJ2；以及，第四多路复用器358，用于响应于第二通道选择信号P2，将第(J3-1)移位寄存器SRJ3-1的输出信号和多路分解器352的输出信号中的任一个施加到第J3移位寄存器SRJ3。以下，I1应指第300移位寄存器SR300；I2应指第309移位寄存器SR309；并且I3应指第315移位寄存器SR315。此外，J1应指第328移位寄存器SR328；J2应指第334移位寄存器SR334；并且J3应指第343移位寄存器SR343。其中，第一多路复用器350成为第一选择器，多路分解器352和第二至第四多路复用器354、356以及358成为第二选择器319。
当第一通道选择信号P1和第二通道选择信号P2的逻辑值为“00”时，第一多路复用器350选择第300移位寄存器SR300的输出信号，并且将其施加给多路分解器352。当第一通道选择信号P1和第二通道选择信号P2的逻辑值为“01”时，第一多路复用器350选择第309移位寄存器SR309的输出信号，并且将其施加给多路分解器352。当第一通道选择信号P1和第二通道选择信号P2的逻辑值为“10”时，第一多路复用器350选择第315移位寄存器SR315的输出信号，并且将其施加给多路分解器352。当第一通道选择信号P1和第二通道选择信号P2的逻辑值为“11’’时，第一多路复用器350和多路分解器352是不必要的。
当第一通道选择信号P1和第二通道选择信号P2的逻辑值为“00”时，多路分解器352将第一多路复用器350的输出信号施加给第四多路复用器358。当第一通道选择信号P1和第二通道选择信号P2的逻辑值为“01”时，多路分解器352将第一多路复用器350的输出信号施加给第三多路复用器356。当第一通道选择信号P1和第二通道选择信号P2的逻辑值为“10”时，多路分解器352将第一多路复用器350的输出信号施加给第二多路复用器354。另一方面，当第一通道选择信号P1和第二通道选择信号P2的值为“11”时，多路分解器352是不必要的。
当第二通道选择信号P2的逻辑值为‘0’时，第二多路复用器354将多路分解器352的输出信号提供给第328移位寄存器SR328。当第二通道选择信号P2的逻辑值为‘1’时，第二多路复用器354将第327移位寄存器SR327的输出信号提供给第328移位寄存器SR328。
当第一通道选择信号P1的逻辑值为‘0’时，第三多路复用器356将多路分解器352的输出信号提供给第334移位寄存器SR334。当第一通道选择信号P1的逻辑值为‘1’时，第三多路复用器356将第333移位寄存器SR332的输出信号提供给第334移位寄存器SR334。
当第二通道选择信号P2的逻辑值为‘0’时，第四多路复用器358将多路分解器352的输出信号提供给第343移位寄存器SR343。当第二通道选择信号P2的逻辑值为‘1’时，第四多路复用器358将第342移位寄存器SR342的输出信号提供给第343移位寄存器SR343。
以下将对通道选择器318和移位寄存器部343根据第一通道选择信号P1和第二通道选择信号P2的操作进行说明。
首先，如图11所示，当选择数据IC 216的输出通道中的第1至第300输出通道作为第一数据输出通道组260，选择第301至第342输出通道作为哑输出通道组264，并且选择第343至642输出通道作为第二输出通道组262时，对数据IC 316的通道选择器318提供逻辑值为“00”的第一通道选择信号P1和第二通道选择信号P2。由此，移位寄存器部334通过使用第1移位寄存器SR1至第600移位寄存器SR600，响应于源抽样时钟信号SSC对源启动脉冲SSP顺序地进行移位，从而将其输出为抽样信号。这时，通过第一多路复用器350、多路分解器352以及第四多路复用器358将第300移位寄存器SR300的输出信号提供给第343移位寄存器SR343。此外，将第642移位寄存器SR642的输出信号提供给下一级数据IC 316的第1移位寄存器SR1。因此，第1移位寄存器SR1至第300移位寄存器SR300、以及第343移位寄存器SR343至第642移位寄存器SR642向锁存器部施加抽样信号。这时，第301移位寄存器SR301至第342移位寄存器SR342也确实向锁存器部施加抽样信号。
接下来，如图12所示，当选择数据IC 216的输出通道的第1输出通道至第309输出通道作为第一通道组260，选择第310输出通道至第333输出通道作为哑输出通道组264，并且选择第334输出通道至第642输出通道作为第二输出通道组262时，对数据IC 316的通道选择器318提供逻辑值为“01”的第一通道选择信号P1和第二通道选择信号P2。由此，移位寄存器部334通过使用第1移位寄存器SR1至第600移位寄存器SR600，响应于源抽样时钟信号SSC对源启动脉冲SSP信号顺序地进行移位，从而将它们输出为抽样信号。这时，通过第一多路复用器350、多路分解器352以及第三多路复用器356将第309移位寄存器SR309的输出信号提供给第334移位寄存器SR334。此外，将第642移位寄存器SR642的输出信号提供给下一级数据IC 316的第1移位寄存器SR1。因此，第1移位寄存器SR1至第309移位寄存器SR309、以及第334移位寄存器SR334至第642移位寄存器SR642向锁存器部施加抽样信号。这时，第310移位寄存器SR310至第333移位寄存器SR333也确实向锁存器部施加抽样信号。
随后，如图13所示，当选择数据IC 216的输出通道的第1输出通道至第315输出通道作为第一输出通道组260，选择第316数据输出通道至第327通道作为哑输出通道组264，并且选择第328输出通道至第642输出通道作为第二输出通道组262时，对数据IC 316的通道选择器138提供了逻辑值为“10”的第一通道选择信号P1和第二通道选择信号P2。由此，移位寄存器部334通过使用第1移位寄存器SR1至第600移位寄存器SR600，响应于源抽样时钟信号SSC对源启动脉冲SSP信号顺序地进行移位，从而将它们输出为抽样信号。这时，通过第一多路复用器350、多路分解器352以及第二多路复用器354将第315移位寄存器SR315的输出信号提供给第328移位寄存器SR328。此外，将第642移位寄存器SR642的输出信号(即进位信号)提供给下一级数据IC 316的第1移位寄存器SR1。因此，第1移位寄存器SR1至第315移位寄存器SR315、以及第328移位寄存器SR328至第642移位寄存器SR642向锁存器部施加抽样信号。第316移位寄存器SR316至第327移位寄存器SR327也确实向锁存器部施加抽样信号。
因此，如图14所示，当选择数据IC 216的输出通道的第1输出通道至第321输出通道作为第一输出通道组260，并且选择第322数据输出通道至第642通道作为第二数据输出通道组262时，对数据IC 316的通道选择器318提供逻辑值为“11”的第一通道选择信号P1和第二通道选择信号P2。由此，移位寄存器部334通过使用第1移位寄存器SR1至第642移位寄存器SR642，响应于源抽样时钟信号SSC对源启动脉冲SSP信号顺序地进行移位，从而将它们输出为抽样信号。在逻辑值为“11”时，第一多路复用器350和多路分解器352是不必要的。此外，将第327移位寄存器SR327的输出信号通过第二多路复用器354提供给第328移位寄存器SR328；将第333移位寄存器SR333的输出信号通过第三多路复用器356提供给第334移位寄存器SR334；将第342移位寄存器SR342的输出信号通过第四多路复用器358提供给第343移位寄存器SR343。因此，移位寄存器部334的第1移位寄存器SR1至第642移位寄存器SR642中的每一个都向锁存器部施加抽样信号。其中，将第642移位寄存器SR642的输出信号提供给下一级数据IC 216的第1移位寄存器SR1。
按照根据本发明第一实施例的LCD的数据IC 116的操作，这种根据本发明第三实施例的LCD的数据IC 316通过使用来自移位寄存器部334的抽样信号，将来自定时控制器108的数据VD转换为像素数据，从而通过第一输出通道组260、第二输出通道组262以及哑输出通道组264的一部分，将它们提供给液晶显示板102的多条数据线DL。
如上所述，根据本发明第三实施例的LCD响应于提供给第一选项引脚OP1和第二选项引脚OP2的第一通道选择信号P1和第二通道选择信号P2，如以上表1所示，根据液晶显示板102的期望分辨率来设置数据IC 316的数据输出通道，从而仅使用一种数据IC 316就构成多个分辨率类型。因此根据本发明第三实施例的LCD提高了工作效率并且降低了制造成本。
另选地，在根据本发明的第三实施例的LCD中，如图15所示，可以通过选择性地开关第一开关Q1和第二开关Q2来生成施加给数据IC316的第一选项引脚OP1和第二选项引脚OP2的第一通道选择信号P1和第二通道选择信号P2。对于第一开关Q1和第二开关Q2的说明与对根据本发明第二实施例的LCD的上述说明相同。
此外，在根据本发明第三实施例的LCD中，如图16所示，可以由连接到电压源VCC并同时连接到各第一选项引脚OP1和第二选项引脚OP2的双列直插式切换器250的切换操作来生成施加给数据IC 316的第一选项引脚OP1和第二选项引脚OP2的第一通道选择信号P1和第二通道选择信号P2。对于双列直插式切换器250的说明与根据本发明第二实施例的LCD的上述说明相同。
如上所述的根据本发明第一实施例至第三实施例的LCD不限于仅响应于第一通道选择信号P1和第二通道选择信号P2而改变数据IC 116、216和316的输出通道(每个数据IC具有642个通道)，而是可应用于具有642个输出通道或者小于或大于642个数据通道的数据IC 116、216和316。
此外，响应于第一通道选择信号P1和第二通道选择信号P2而设置的数据IC 116、216和316的输出通道不仅限于600、618、630以及642个数据输出通道，而可以适用于其他的情况。换言之，基于以下条件中的至少一个来确定响应于第一通道选择信号P1和第二通道选择信号P2而设置的数据IC 116、216和316的输出通道即，液晶显示板102的分辨率类型、数据IC的数量、数据TCP的宽度、以及在定时控制器108与数据IC 116、216和316之间用于将像素数据从定时控制器108施加到数据IC 116、216和316的数据传输线的数量。因此，响应于第一通道选择信号P2和第二通道选择信号P2而设置的数据IC 116、216和316的输出通道的数量可以是600、618、624、630、642、645、684、696、702或者720等。
此外，用于设置数据IC 116、216和316的输出通道的通道选择信号P1和P2也不限于2位二进制逻辑值，而可以是具有两位或者更多位的二进制逻辑值。
可以将根据本发明第一至第三实施例的LCD的数据IC用于包括上述LCD的平板显示器件。
如上所述，根据本发明的LCD使用通道选择信号来根据液晶显示板的分辨率类型改变数据集成电路的通道，从而构成液晶显示板的多个分辨率类型。
此外，根据本发明的LCD包括数据集成电路，其具有设置在用于向数据线提供数据的第一数据输出通道组与第二数据输出通道组之间的哑数据输出通道组，并且该LCD使用通道选择信号来根据液晶显示板的分辨率类型改变数据集成电路的通道，从而通过使用一种类型的数据集成电路来驱动液晶显示板的所有分辨率。
因此，根据本发明的LCD可以兼容地使用数据集成电路，而不依赖于液晶显示板的分辨率类型，从而可以减少数据集成电路的数量。结果，根据本发明的LCD提高了工作效率并且降低了制造成本。
对于本领域技术人员，很明显可以在不脱离本发明的精神和范围的情况下对本发明进行各种修改和变型。因此，只要这些修改和变型落入如所附权利要求及其等同物的范围之内，本发明就涵盖这些修改和变型。
本申请要求于2003年12月11日提交的韩国专利申请No.P2003-90301以及于2004年4月28日提交的韩国专利申请No.P2004-29611和No.P2004-29612的优选权，通过引用将其并入本文，如同在本文中进行了充分地阐述。
权利要求
1.一种具有数据驱动集成电路的显示器，包括N个输出通道，包括第1输出通道和第N输出通道，其中N是整数；数据输出通道组，具有至少两个区并且包括M个数据输出通道，其中M是小于N的整数，所述M个数据输出通道根据所述显示器的期望分辨率向对应数量的数据线提供像素数据，其中(N-M)个输出通道未被提供像素数据，(N-M)≥0；以及通道选择器，用于选择所述M个数据输出通道。
2.根据权利要求1所述的显示器，其中所述数据输出通道的数量是可编程的。
3.根据权利要求1所述的显示器，还包括选择信号发生器，用于生成并且提供通道选择信号，以选择所述M个数据输出通道；以及定时控制器，用于控制所述数据驱动集成电路并且向所述M个数据输出通道提供像素数据。
4.根据权利要求3所述的显示器，其中所述选择信号发生器包括第一选择端子和第二选择端子，所述第一选择端子和所述第二选择端子中的每一个都与第一电压源和第二电压源中的一个相连接，以生成并且提供通道选择信号。
5.根据权利要求3所述的显示器，其中所述数据驱动集成电路包括N个移位寄存器，用于响应于来自定时控制器的控制信号，生成用于对像素数据进行移位的抽样信号，其中N是整数；锁存单元，用于响应于来自所述N个移位寄存器的所述抽样信号对像素数据进行锁存；数模转换器，用于将来自所述锁存单元的像素数据转换为模拟像素数据；以及缓冲输出部，用于对来自所述数模转换器的像素数据进行缓冲，以将所述像素数据提供给与所述M个数据输出通道对应的所述多条数据线。
6.根据权利要求3所述的显示器，其中所述第一选择端子和第二选择端子生成第一逻辑值和第二逻辑值以确定所述M个数据输出通道，以使得当所述逻辑值是第二逻辑值时，选择I个数据输出通道，其中I是小于N的正整数；以及当所述逻辑值是第一逻辑值时，选择J个数据输出通道，其中J是小于I的正整数。
7.根据权利要求3所述的显示器，其中所述第一选择端子和第二选择端子生成第一逻辑值至第四逻辑值以确定所述M个数据输出通道，以使得当所述逻辑值是第四逻辑值时，选择I个数据输出通道，其中I是小于N的正整数；当所述逻辑值是第三逻辑值时，选择J个数据输出通道，其中J是小于I的正整数；当所述逻辑值是第二逻辑值时，选择K个数据输出通道，其中K是小于J的正整数；以及当所述逻辑值是第一逻辑值时，选择L个数据输出通道，其中L是小于K的正整数。
8.根据权利要求7所述的显示器，其中所述数据输出通道组包括第1输出通道至第I数据输出通道、第1输出通道至第J数据输出通道、第1输出通道至第K数据输出通道、以及第1输出通道到第L数据输出通道中的任何一个。
9.根据权利要求3所述的显示器，其中所述选择信号发生器基于以下条件中的至少一个来生成所述通道选择信号所述数据线的数量、与期望的显示器分辨率对应的所述数据驱动集成电路的数量、安装有所述数据驱动集成电路的带载封装的宽度、以及位于所述定时控制器与所述数据驱动集成电路之间的数据传输线的数量。
10.根据权利要求3所述的显示器，其中所述选择信号发生器包括与所述选择端子相连接的开关装置。
11.根据权利要求3所述的显示器，其中所述选择信号发生器包括与所述选择端子相连接的双列直插式切换器。
12.根据权利要求1所述的显示器，其中所述(N-M)个数据输出通道是哑通道。
13.根据权利要求12所述的显示器，其中所述多个哑通道被浮置。
14.根据权利要求12所述的显示器，其中所述多个哑通道被设置为恒定电压。
15.根据权利要求1所述的显示器，其中所述(N-M)个输出通道位于所述数据输出通道组的所述至少两个区之间。
16.根据权利要求1所述的显示器，其中所述数据输出通道组的所述至少两个区具有相同数量的数据输出通道。
17.一种与显示器的多条数据线相连接的可编程数据驱动集成电路，包括N个输出通道，包括第一输出通道和第N输出通道，其中N是整数；数据输出通道组，具有至少两个区并且包括M个数据输出通道，其中M是小于N的整数，所述M个数据输出通道根据所述显示器的期望分辨率向对应数量的数据线提供像素数据，其中(N-M)个输出通道未被提供像素数据，(N-M)＞0，并且所述(N-M)个输出通道位于所述第一输出通道与所述第N输出通道之间；以及通道选择器，用于选择所述M个数据输出通道。
18.根据权利要求17所述的可编程数据驱动集成电路，还包括选择信号发生器，用于生成通道选择信号以选择所述M个数据输出通道。
19.根据权利要求18所述的可编程数据驱动集成电路，其中所述通道选择器根据所述通道选择信号改变所述数据输出通道组内的多个数据输出通道。
20.根据权利要求18所述的可编程数据驱动集成电路，其中所述选择信号发生器基于以下条件中的至少一个来生成所述通道选择信号所述数据线的数量、所述可编程数据驱动集成电路的数量、安装有所述可编程数据驱动集成电路的带载封装的宽度、以及所述像素数据的输入线的数量。
21.根据权利要求18所述的可编程数据驱动集成电路，其中所述通道选择器生成第一逻辑值和第二逻辑值，以使得当所述逻辑值是第二逻辑值时，选择I个数据输出通道，其中I是小于N的正整数；以及当所述逻辑值是第一逻辑值时，选择J个数据输出通道，其中J是小于I的正整数。
22.根据权利要求18所述的可编程数据驱动集成电路，其中所述通道选择器生成第一逻辑值至第四逻辑值，以使得当所述逻辑值是第四逻辑值时，选择I个数据输出通道，其中I是小于N的正整数；当所述逻辑值是第三逻辑值时，选择J个数据输出通道，其中J是小于I的正整数；当所述逻辑值是第二逻辑值时，选择K个数据输出通道，其中K是小于J的正整数；以及当所述逻辑值是第一逻辑值时，选择L个数据输出通道，其中L是小于K的正整数。
23.根据权利要求22所述的可编程数据驱动集成电路，其中所述数据输出通道组包括第1输出通道至第I数据输出通道、第1输出通道至第J数据输出通道、第1输出通道至第K数据输出通道以及第1输出通道至第L数据输出通道中的任何一个。
24.根据权利要求17所述的可编程数据驱动集成电路，其中所述(N-M)个输出通道位于所述数据输出通道组的所述至少两个区之间。
25.根据权利要求17所述的可编程数据驱动集成电路，其中所述数据输出通道组的所述至少两个区具有相同数量的数据输出通道。
26.根据权利要求17所述的可编程数据驱动集成电路，其中所述(N-M)个输出通道被浮置。
27.根据权利要求17所述的可编程数据驱动集成电路，其中所述(N-M)个输出通道被设置为恒定电压。
28.根据权利要求18所述的可编程数据驱动集成电路，其中所述选择信号发生器包括分别与第一电压源和第二电压源相连接以生成所述通道选择信号的第一选择端子和第二选择端子。
29.根据权利要求18所述的可编程数据驱动集成电路，其中所述选择信号发生器包括用于生成所述通道选择信号的开关。
30.根据权利要求18所述的可编程数据驱动集成电路，其中所述选择信号发生器包括用于所述生成通道选择信号的双列直插式切换器。
31.根据权利要求17所述的可编程数据驱动集成电路，还包括N个移位寄存器，用于响应于控制信号生成用于对像素数据进行移位的抽样信号，其中N是整数；锁存单元，用于响应于来自所述N个移位寄存器的所述抽样信号对像素数据进行锁存；数模转换器，用于将来自所述锁存单元的像素数据转换为模拟像素数据；以及缓冲输出单元，用于对来自所述数模转换器的像素数据进行缓冲，以将所述像素数据提供给与所述M个数据输出通道对应的多条数据线。
32.一种数据驱动集成电路，包括N个输出通道，包括第一输出通道组、第二输出通道组和第三输出通道组，所述第二输出通道组是多个未被提供像素数据的哑输出通道，其中N是整数；以及通道选择器，用于选择与具有期望分辨率的显示器的多条数据线对应的所述第一输出通道组和所述第三输出通道组，以提供像素数据，所述通道选择器能够选择所述第一输出通道组、所述第二输出通道组和所述第三输出通道组中的任何一个作为哑输出通道，其中，所述第二输出通道组位于所述第一输出通道组与所述第三输出通道组之间。
33.根据权利要求32所述的数据驱动集成电路，其中所述第二输出通道组包括第1至第N输出通道中的第一输出通道。
34.根据权利要求32所述的数据驱动集成电路，其中所述第二输出通道组包括第1至第N输出通道中的第N/2输出通道。
35.根据权利要求32所述的数据驱动集成电路，其中所述第二输出通道组包括第1至第N输出通道中的第N输出通道。
36.根据权利要求32所述的数据驱动集成电路，还包括选择信号发生器，其生成用于选择所述多个输出通道的通道选择信号。
37.根据权利要求32所述的数据驱动集成电路，还包括N个移位寄存器，生成用于对像素数据进行移位的抽样信号，其中N是整数；锁存单元，用于响应于所述抽样信号对像素数据进行锁存；数模转换器，用于将来自所述锁存单元的像素数据转换为模拟像素数据；以及缓冲输出单元，用于对来自所述数模转换器的像素数据进行缓冲，以将所述像素数据提供给与第1输出通道组和第3输出通道组对应的所述多条数据线。
38.根据权利要求36所述的数据驱动集成电路，其中所述选择信号发生器基于以下条件中的至少一个来生成所述通道选择信号所述数据线的数量、与显示器的期望分辨率对应的所述数据驱动集成电路的数量、安装有所述数据驱动集成电路的带载封装的宽度、以及所述像素数据的输入线的数量。
39.根据权利要求36所述的数据驱动集成电路，其中所述选择信号发生器包括分别与第一电压源和第二电压源相连接以生成通道选择信号的第一选择端子和第二选择端子。
40.根据权利要求32所述的数据驱动集成电路，其中所述第一数据输出通道组和所述第二数据输出通道组具有相同数量的输出通道。
41.根据权利要求32所述的数据驱动集成电路，其中所述第1输出通道组包括所述N个输出通道的第1输出通道至所述N个输出通道的第I1、第I2和第I3输出通道中的一个，其中I1是大于1的整数，I2是大于I1的整数，I3是大于I2并且小于N的整数，其中N是所述输出通道的总数。
42.根据权利要求41所述的数据驱动集成电路，其中所述第二数据输出通道组包括第J1、第J2以及第J3输出通道中的一个至第N输出通道，其中J1是大于I3的整数，J2是大于J1的整数，J3是大于J2并且小于N的整数。
43.根据权利要求42所述的数据驱动集成电路，其中第(I1+1)至第(J3-1)输出通道、第(I2+1)至第(J2-1)输出通道、以及第(I3+1)至第(J1-1)输出通道中的任何一组是哑输出通道组。
44.根据权利要求43所述的数据驱动集成电路，其中所述哑输出通道组被浮置。
45.根据权利要求36所述的数据驱动集成电路，其中所述哑输出通道组被设置为恒定电压。
46.根据权利要求36所述的数据驱动集成电路，其中所述选择信号发生器包括用于生成所述通道选择信号的开关。
47.根据权利要求36所述的数据驱动集成电路，其中所述选择信号发生器包括用于生成所述通道选择信号的双列直插式切换器。
48.根据权利要求32所述的数据驱动集成电路，其中所述输出通道的数量是可编程的。
49.一种包括移位寄存器部的可编程数据驱动集成电路，所述移位寄存器部具有将启动脉冲移位为顺序抽样信号的N个移位寄存器，其中N是正整数，所述可编程数据驱动集成电路包括输出通道单元，包括第一输出通道组和第二输出通道组；第一选择器，用于选择来自与所述第一输出通道组对应的N个移位寄存器的第一移位寄存器组的输出信号，并且选择与所述第一输出通道组中的第一多条数据线相连接的第一数据输出通道组；以及第二选择器，用于将来自所述第一选择器的输出信号提供给与所述第二输出通道组对应的第二移位寄存器组，并且选择与所述第二输出通道组中的第二多条数据线相连接的第二数据输出通道组。
50.根据权利要求49所述的可编程数据驱动集成电路，还包括选择信号发生器，其用于生成用于选择所述第一数据输出通道组和所述第二数据输出通道组的通道选择信号。
51.根据权利要求50所述的可编程数据驱动集成电路，其中所述选择信号发生器基于以下条件中的至少一个来生成所述通道选择信号所述数据线的数量、所述可编程数据驱动集成电路的数量、安装有所述可编程数据驱动集成电路的带载封装的宽度、以及所述像素数据的输入线的数量。
52.根据权利要求50所述的可编程数据驱动集成电路，其中所述选择信号发生器包括与第一电压源和第二电压源相连接以生成所述通道选择信号的选择端子。
53.根据权利要求50所述的可编程数据驱动集成电路，其中所述选择信号发生器包括用于生成所述通道选择信号的选择开关。
54.根据权利要求50所述的可编程数据驱动集成电路，其中所述选择信号发生器包括用于生成所述通道选择信号的双列直插式切换器。
55.根据权利要求49所述的可编程数据驱动集成电路，其中所述第一输出通道组和所述第二输出通道组具有相同数量的输出通道。
56.根据权利要求49所述的可编程数据驱动集成电路，其中所述第一选择器包括第一多路复用器，该第一多路复用器用于响应于所述通道选择信号，选择所述N个移位寄存器的第I1移位寄存器、所述N个移位寄存器的第I2移位寄存器、以及所述N个移位寄存器的第I3移位寄存器的输出信号中的一个，其中I1是大于1的正整数，I2是大于I1的正整数，I3是大于I2并小于N的正整数。
57.根据权利要求56所述的可编程数据驱动集成电路，其中所述第二选择器包括多路分解器，用于响应于所述通道选择信号，生成来自所述第一多路复用器的输出信号；第二多路复用器，用于响应于所述通道选择信号，从所述多路分解器的输出信号和所述N个移位寄存器的第(J1-1)移位寄存器的输出信号中选择一个，以将该信号提供给第J1移位寄存器，其中J1是大于I3的正整数；第三多路复用器，用于响应于所述通道选择信号，从所述多路分解器的输出信号和所述N个移位寄存器的第(J2-1)移位寄存器的输出信号中选择一个，以将该信号提供给第J2移位寄存器，其中J2是大于J1的正整数；以及第四多路复用器，用于响应于所述通道选择信号，从所述多路分解器的输出信号和所述N个移位寄存器的第(J3-1)移位寄存器的输出信号中选择一个，以将该信号提供给第J3移位寄存器，其中J3是大于J2并且小于N的正整数。
58.根据权利要求57所述的可编程数据驱动集成电路，其中所述通道选择器从第一数据输出通道组中的第1至第I1数据输出通道、第1至第I2数据输出通道、以及第1至第I3数据输出通道中选择一组，作为第一数据输出通道组，其中I1是大于1的整数，I2是大于I1的整数，I3是大于I2且小于N的整数。
59.根据权利要求58所述的可编程数据驱动集成电路，其中所述通道选择器响应于所述通道选择信号，从所述输出通道组中的第J1至第N数据输出通道、第J2至第N数据输出通道、以及第J3至第N数据输出通道中选择一组，作为第二数据输出通道组，其中J1是大于I3的正整数，J2是大于J1的正整数，J3是大于J2且小于N的正整数。
60.根据权利要求59所述的可编程数据驱动集成电路，其中第(I1+1)至第(J3-1)输出通道、第(I2+1)至第(J2-1)输出通道、以及第(I3+1)至第(J1-1)输出通道中的任何一组是哑输出通道组。
61.根据权利要求60所述的可编程数据驱动集成电路，其中所述多个哑输出通道被设置为恒定电压。
62.根据权利要求60所述的可编程数据驱动集成电路，其中所述多个哑输出通道被浮置。
63.一种用于驱动显示器中的可编程数据驱动集成电路的方法，包括如下步骤确定显示器的期望分辨率；确定包括第一输出通道和第N输出通道的N个输出通道，其中N是正整数；选择具有至少两个区并且包括M个数据输出通道的数据输出通道组，其中M是小于N的整数；根据所述显示器的期望分辨率将来自所述M个数据输出通道的像素数据提供给对应数量的数据线；其中(N-M)个输出通道未被提供像素数据，(N-M)＞0，并且所述(N-M)个输出通道位于所述第一输出通道与所述第N输出通道之间。
全文摘要
液晶显示器件。一种具有数据驱动集成电路的显示器，包括具有至少两个区并且包括第一输出通道和第N输出通道的N个输出通道，其中N是整数；包括M个数据输出通道的数据输出通道组，其中M是小于N的整数，所述M个数据输出通道根据显示器的期望分辨率向对应数量的数据线提供像素数据，其中(N－M)个输出通道未被提供像素数据，并且所述(N－M)个输出通道位于所述第一输出通道与所述第N输出通道之间；以及，通道选择器，用于选择所述M个数据输出通道。
文档编号G02F1/136GK1627142SQ200410100118
公开日2005年6月15日 申请日期2004年12月8日 优先权日2003年12月11日
发明者姜信浩, 宋鸿声, 洪镇铁 申请人:Lg.菲利浦Lcd株式会社