液晶显示器的制作方法

专利名称：液晶显示器的制作方法
技术领域：
本发明涉及一种液晶显示器(LCD)。
背景技术：
在许多LCD中，以载带封装(TCP)、玻璃上芯片(COG)或其它适宜 的安装方法来安装栅极驱动集成电路(IC ),但是在改善制造成本或产品尺寸 及设计方面的探索中已开发了另一种传统的方法。具体地讲，在该传统方法 中，没有采用栅极驱动IC,而是在玻璃基底上安装利用非晶硅薄膜晶体管 (a-SiTFT)来产生栅极信号的栅极驱动器。
已努力进行研究和开发以提高LCD的显示质量。

发明内容
本发明努力解决了上述问题，本发明的各方面提供一种显示质量提高的
液晶显示器。
本发明的示例性实施例提供一种液晶显示器，该液晶显示器包括液晶面 板和栅极驱动器，其中，该液晶面板包括第一显示面板和被设置为面对第一 显示面板的第二显示面板，第一显示面板具有第1至第n (n〉2)栅极线以及 与第1至第n栅极线交叉并形成像素的多条数据线，电连接到第1栅极线的 第1像素线的开口率小于分别电连接到第2至第n栅极线的第2至第n像素 线的开口率，该栅极驱动器具有使每条栅极线的电压降至低电平的第 一下拉 薄膜晶体管和第二下拉薄膜晶体管，第一下拉薄膜晶体管和第二下拉薄膜晶 体管分别连接到每条栅极线的始端和末端，第二下拉薄膜晶体管的沟道的宽 度与长度的比(W/L )是第 一下拉薄膜晶体管的沟道的宽度与长度的比(W/L ) 的大约0.8倍至3倍。 本发明的另一示例性实施例提供一种液晶显示器，该液晶显示器包括液 晶面板和栅极驱动器，其中，该液晶面板包括第一显示面板和被设置为面对
第一显示面板的第二显示面板，第一显示面板具有第1至第n (n>2)栅极线 以及与第1至第n栅极线交叉并形成像素的多条数据线，该栅极驱动器具有 分别向第1至第n (n〉2)栅极线提供第1至第n (n〉2)栅极信号的第1至第 n级，第1至第n级分别具有使第1至第n栅极线的电压降至低电平的第一 下拉薄膜晶体管和第二下拉薄膜晶体管，每个第一下拉薄膜晶体管连接到第 1至第n栅极线的始端，每个第二下拉薄膜晶体管连接到第1至第n栅极线 的末端，其中，第1级的第一下拉薄膜晶体管的沟道的宽度与长度的比(W/L) 是第2至第n级的每个第一下拉薄膜晶体管的沟道的宽度与长度的比(W/L) 的大约2倍至5 4咅。
其它实施例和变化包含在描述和附图中。


通过下面结合附图进行的详细描述，本发明的上述和其它方面、特征和 优点将变得明了，在附图中
图1是根据本发明的液晶显示器的示例性实施例的框图2是根据本发明的图1的液晶显示器的栅极驱动器的示例性实施例的
框图3是根据本发明的图2的栅极驱动器的第j级的示例性实施例的示意 性电^各图4是示出根据本发明一个示例性实施例的图2的栅极驱动器的第j级 的操作的信号-波形-时序图5是根据本发明的图1的液晶显示器的布局的示例性实施例；
图6是根据本发明的图5的第一下拉薄膜晶体管的布局的示例性实施例；
图7是根据本发明的图5的第二下拉薄膜晶体管的布局的示例性实施例；
图8是沿着图5的线vin-vnr截取的剖视图9是示出根据本发明的液晶显示器的另一示例性实施例的剖视图； 图10是根据本发明的液晶显示器的布局的另 一示例性实施例； 图ll是沿着图IO的线XI-XI'截取的剖视图； 图12是根据本发明的液晶显示器的布局的另 一 示例性实施例。
具体实施例方式
在下文中参照附图更充分地描述本发明，在附图中示出本发明的示例性 实施例。然而，本发明可以以许多不同的形式来实施，且不应被理解为局限 于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完全 的，且将把本发明的范围充分地传达给本领域的技术人员。相同的标号始终 表示相同的元件。
应该理解的是，当元件被称作"在"另一元件"上，，时，该元件可以直 接在另一元件上，或者可以在该元件与另一元件之间存在中间元件。相反， 当元件被称作"直接在"另一元件"上"时，不存在中间元件。如在这里使 用的，术语"和/或"包括一个或多个相关所列项的任意组合和所有组合。
应该理解的是，尽管在这里可使用术语第一、第二、第三等来描述不同 的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部 分不应该受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、 层或部分与另一个元件、组件、区域、层或部分区分开来。因此，在不脱离 本发明的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被 命名为第二元件、组件、区域、层或部分。
这里使用的术语仅为了描述特定实施例的目的，而不意图限制本发明。 如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数 形式。还应理解的是，当在本说明书中使用术语"包含"和/或"包括"时， 说明存在所述特征、区域、整体、步骤、操作、元件和/或组件，但不排除存 在或附加一个或多个其它特征、区域、整体、步骤、操作、元件、组件和/或 它们的组。
此外，在这里可使用相对术语，如"下面的"或"底部，，及"上面的" 或"顶部"，来描述在图中所示的一个元件与其它元件的关系。应该理解的是， 相对术语意在包含除了在附图中描述的方位之外的装置的不同方位。例如， 如果在一个附图中的装置被翻转，则描述为"在，，其它元件的"下"侧的元 件随后将被定位为"在"其它元件的"上，，侧。因而，基于附图的特定方位， 示例性术语"下面的"可包括"下面的"和"上面的"两种方位。类似地， 如果在一个附图中的装置被翻转，则描述为"在"其它元件的"下方"或"下 面，，的元件随后将被定位为"在"其它元件的"上方"。因而，示例性术语"在...
下方"或"在…下面"可包括"在...上方"和"在...下方"两种方位。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语) 具有与本发明所属领域的普通技术人员所通常理解的意思相同的意思。还将 理解的是，除非这里明确定义，否则术语(例如在通用的字典中定义的那些 术语)应该被解释为具有与相关领域和本公开的环境中它们的意思一致的意 思，而不将理想地或者过于正式地解释它们的意思。
在下文中，将参照附图详细地描述本发明的示例性实施例。 在下文中，将参照图1至图8更详细地描述才艮据本发明一个示例性实施 例的液晶显示器。
图1是根据本发明的液晶显示器的示例性实施例的框图。图2是根据本
发明的图1的液晶显示器的栅极驱动器的示例性实施例的框图。图3是根据 本发明的图2的栅极驱动器的第j级的示例性实施例的示意性电路图。图4 是示出根据本发明的图2的栅极驱动器的第j级的操作的信号-波形-时序 图的示例性实施例。图5是根据本发明的图1的液晶显示器的布局的示例性 实施例。图6是根据本发明的图5的第一下拉薄膜晶体管的布局的示例性实 施例。图7是根据本发明的图5的第二下拉薄膜晶体管的布局的示例性实施
例。图8是沿着图5的线vni-vm'截取的剖视图。
如图1中所示，4艮据本发明示例性实施例的液晶显示器10包括液晶面板 300、信号供应器100、栅极驱动器400和数据驱动器200。信号供应器100 包括时序控制器110和时钟发生器120。
液晶面板300被分为显示图像的显示区DA和不显示图像的非显示区PA。
显示区DA包括第一基底(未示出)、第二基底(未示出)和设置在第一 基底(未示出)与第二基底(未示出)之间的液晶层305,从而显示图像， 其中，第一基底具有形成在第一基底上的第1至第n栅极线G,至Gn (n〉2)、 第1至第m数据线D,至Dm (m>2)、开关元件(未示出)和像素电极(未示 出)，第二基底包括形成在第二基底上的滤色器(未示出)和共电极(未示出)。 栅极线G,至Gn沿着行方向(row direction)延伸以彼此基本平行，数据线 至Dm沿着列方向(column direction)延伸以彼此基本平行。 根据示例性实施例，非显示区PA布置在显示区DA的外围的区域中。 信号供应器100接收输入RGB图像信号和输入-控制信号，并将图像信 号DAT和数据控制信号CONT提供到数据驱动器200，其中，输入-控制信 号控制来自图形控制器(未示出)的图像的显示。具体地讲，时序控制器110 接收输入-控制信号，并将数据控制信号CONT提供到数据驱动器200,其
中，输入-控制信号包括例如水平同步信号Hsy。c、主时钟信号Mdk和数据使
能信号DE。数据控制信号CONT控制数据驱动器200的操作，并包括例如 水平起始信号和加载信号(load signal),但不局限于此，其中，水平起始信 号使数据驱动器200的操作开始，加载信号指示输出两个数据电压。
数据驱动器200接收图像信号DAT和数据控制信号CONT,并将与图像 信号DAT对应的图像-数据电压提供到第1至第m数据线至Dm。根据示 例性实施例，数据驱动器200是集成电路"IC",并以载带封装"TCP"的方 式连接到液晶面板300，但不局限于此。根据另一示例性实施例，数据驱动 器200可形成在液晶面板300的非显示区PA上。
此外，信号供应器IOO从位于信号供应器100的外面的图形控制器(未 示出)接收垂直同步信号V，c和主时钟信号Mdk，从电压发生器(未示出) 接收栅极导通电压Von和栅极截止电压Voff,并将第一扫描-起始信号 STVP、时钟信号CKV、反转时钟信号CKVB和栅极截止电压Voff提供到栅 极驱动器400。具体地讲，时序控制器110将第二扫描-起始信号STV、第 一时钟发生控制信号OE和第二时钟发生控制信号CPV提供到时钟发生器 120。时钟发生器120接收第二扫描-起始信号STV,并输出第一扫描-起始 信号STVP。此外，时钟发生器120接收第一时钟发生控制信号OE和第二时 钟发生控制信号CPV,并提供时钟信号CKV和反转时钟信号CKVB。在当 前的示例性实施例中，时钟信号CKV是反转时钟信号CKVB的反相信号。
通过第一扫描-起始信号STVP启动的栅极驱动器400利用时钟信号 CKV、反转时钟信号CKVB和栅极截止电压Voff产生多个栅极信号，并将这 多个栅极信号顺序地分别提供到第1至第n栅极线至Gn。
在下文中，将参照图2更详细地描述栅极驱动器400。栅极驱动器400 包括以级联方式(cascade manner)彼此连4妻的多个级ST至STn+1，如图3 中所示。除了最后的级ST壯，之外，级ST,至STn中的每个连接到多条栅极线 至Gn中的每条的各自对应的栅极线，并分别输出栅极信号Gout,至Gout(n)。 级ST,至STn+1中的每个接收栅极截止电压Voff、时钟信号CKV、反转时钟 信号CKVB和初始化信号(initializing signal) INT。才艮据当前的示例性实施
例，初始化信号INT可由时钟发生器120提供。
根据示例性实施例，级ST,至STn+,中的每个可包括第一时钟端CK,、第 二时钟端CK2、设置端S、重设端R、电源电压端GV、帧重设端FR、栅极 输出端OUT,和进位输出端OUT2。
具体地讲，为了进一步示出的目的，在级ST,至STn+1中，例如第j级STj 包括设置端S,其中，前一级ST」-,的进位信号Cout^)被输入到设置端S; 重设端R，其中，下一级STj+1的栅极信号Gout^)被输入到重设端R;第一 时钟端CK,和第二时钟端CK2,其中，时钟信号CKV和反转时钟信号CKVB 分别被输入到第一时钟端CKi和第二时钟端CK2;电源电压端GV,其中， 栅极截止电压Voff被输入到电源电压端GV;帧重设端FR，其中，初始化信 号INT或最后的级STn+1的进位信号Cout。川被输入到帧重设端FR。第j级 STj具有栅极输出端OUT,和进位输出端OUT2,其中，通过4册极输出端OUT, 输出栅极信号Gout(j),通过进位输出端OUT2输出进位信号Cou化)。
然而，第一扫描-起始信号STVP被输入到第1级ST,的设置端S,而不 是前一级的进位信号被输入到第1级ST,的设置端S，第一扫描-起始信号 STVP被输入到最后的级STn+1的重设端R,而不是下一级的栅极信号被输入 到最后的级STn+1的重"i殳端R。
在下文中，将参照图3和图4更详细地描述第j级STj。
参照图3,第j级STj包括緩沖单元410、充电单元(charge unit) 420、 上拉单元430、进位信号发生器470、下拉单元440、放电单元(discharge unit) 450和保持单元(holding unit) 460。第j级ST」接收前一级ST^的进位信号 eolith"时钟信号CKV和反转时钟信号CKVB。如图4中所示，时钟信号 CKV包括时钟信号维持在低电平的维持期HI和H3以及当时钟信号从低电 平转变到高电平和从高电平转变到低电平时的转变期H2和H4。
緩冲单元410包括连接成为二极管的晶体管T4。緩冲单元410将前一级 SThl的进位信号Cout(H)提供到充电单元420、进位信号发生器470和上拉单 元430。通过设置端S输入前一级STj"的进位信号Coi^—i)。
充电单元420包括电容器Cl,其中，电容器C1的一个端子连接到晶体 管T4的源极端、上拉单元430和力文电单元450,另 一端子连接到栅极输出端 OUTb
上拉单元430包括晶体管Tl,其中，晶体管Tl的漏极端连接到第一时
钟端CKp栅极端连接到充电单元420，源极端连接到4册极输出端OUT,。
根据示例性实施例，进位信号发生器470包括晶体管T15和电容器C2, 其中，晶体管T15的漏极端连接到第一时钟端CKp源极端连接到进位输出 端OUT2,栅极端连接到緩冲单元410,电容器C2的一个端子连接到晶体管 T15的栅极端，另一端子连接到晶体管T15的源极端。
下拉单元440使栅极信号Gout(j)的电平降至栅极截止电压Voff的电平， 且下拉单元440包括第一下拉薄膜晶体管T2和第二下拉薄膜晶体管T14。第 一下拉薄膜晶体管T2包括漏极端，连接到晶体管Tl的源极端和电容器Cl 的另一端；源极端，连接到电源电压端GV;栅极端，连接到重设端R。第二 下拉薄膜晶体管T14包括源极端，连接到电源电压端GV;漏极端，连接 到液晶面板300的第j栅极线Gj。
放电单元450包括晶体管T9和晶体管T6，其中，晶体管T9响应下一 级ST」+,的栅极信号Gout^)对充电单元420进行放电，晶体管T6响应初始化 信号INT对充电单元420进行放电。晶体管T9包括栅极端，连接到重设 端R;漏极端，连接到电容器Cl的一个端子；源极端，连接到电源电压端 GV。
当栅极信号Gou^)从低电平转变到高电平时，包括多个晶体管T3、 T5、 T7、 T8、 TIO、 Tll、 T12和T13的保持单元460将栅极信号Goutw保持在高 电平。当栅极信号Goi^)从高电平转变到低电平时，在一帧期间保持单元460 将栅极信号Goutw保持在低电平，且与时钟信号CKV和反转时钟信号CKVB 的电压电平无关。
在下文中，将参照图3和图4更详细地描述上述单元的操作。 首先，将描述栅极信号Goi^)从栅极截止电压Voff转变到栅极导通电压 Von的过程。
充电单元420接收前一级ST^的进位信号Cout(H)并被充电。即，在第 一维持期Hl期间，充电单元420接收前一级ST」-,的进位信号Cou化-,)并被充 电，节点Q」的电压电平逐渐增大。在转变期H2期间，当输入被转变到高 电平的时钟信号CKV时，由于晶体管Tl和寄生电容器(未示出)，所以节 点Q」的电压电平再次增大。
当充电单元420的电压，即节点Q」的电压，增至第一电平时(例如， 参见图4),上拉单元430的晶体管导通并将通过第一时钟端CKi输入的时钟信号CKV提供到栅极输出端OUT,。这里，栅极信号Gout(o是时钟信号CKV。 即，栅极信号Gou化)的电平为栅极导通电压Von的电平。
此外，进位信号发生器470的晶体管导通，并将时钟信号CKV提供到 进位输出端OUT2。这里，进位信号Cout(j)是时钟信号CKV。
下面描述根据本发明示例性实施例的栅极信号Gout(j)从栅极导通电压 Von转变到栅极截止电压Voff的过程。
在第一转变期H2期间，当时钟信号CKV从高电平转变到低电平时，由 于寄生电容器(未示出)，所以节点QJ的电压降低。这里，当下一级STJ+I 的栅极信号Gout^)处于高电平时，放电单元450的晶体管导通，并将栅极截 止电压Voff提供到节点QJ。然而，反转时钟信号CKVB从低电平转变到高 电平，保持单元460的晶体管Tll导通并将前一级STj-,的进位信号Cout(H) 提供到节点QJ。根据当前的示例性实施例，前一级STj-,的进位信号Cout(H) 为正电压。因此，即使当放电单元450将栅极截止电压Voff提供到节点QJ 时，节点Q」的电压也不会快速降至栅极截止电压Voff。而是，如图4中所 示，节点Q」的电压緩慢降至栅极截止电压Voff。
即，当下一级ST」+1的栅极信号Goutcj+,)处于高电平时，上拉单元430的 晶体管Tl没被截止，并将处于低电平的时钟信号CKV提供为栅极信号 Gou&，下拉单元440的第一和第二下拉薄膜晶体管T2和T14将栅极截止电 压提供到栅极线。由于下拉单元440使栅极信号Gout①降至栅极截止电压 Voff，所以上拉单元430将处于栅极信号Gout(j)的低电平的时钟信号CKV提 供到栅极输出端OUT,,栅极信号Gout①的电平降至栅极截止电压Voff的电 平。因此，栅极信号Gou化)不与下一级STj+1的栅极信号Gou化+D叠置。
下面描述根据本发明示例性实施例的在栅极信号Gout(j)降至栅极截止电 压Voff之后，在一帧期间，将栅极信号Goutw保持到栅极截止电压Voff的操 作。
当栅极信号Gou^)增至栅极导通电压Von时，晶体管T8和T13导通。 晶体管T13使晶体管T7截止，从而晶体管T13防止时钟信号CKV的高电平 被施加到晶体管T3，晶体管T8使晶体管T3截止。因此，栅极信号Goutw 被保持在高电平。
接下来，在栅极信号Gout①从高电平转变到低电平之后，晶体管T8和 T13截止。当时钟信号CKV处于高电平时，晶体管T7和T12使晶体管T3
导通，使得晶体管T7和T12将栅极信号Gout(j)保持在低电平。此外，晶体管 T10导通，使得晶体管Tl的栅极被保持在低电平。因此，第一时钟信号CKV 的高电平没有被输出到栅极输出端OUT,。
反转时钟信号CKVB处于高电平，晶体管T5和T11导通。导通的晶体 管T5将栅极信号Goutw保持在低电平，导通的晶体管Tll将电容器Cl的一 个端子保持在低电平。因此，在一帧期间，栅极信号G0Ut(D被保持在低电平。
根据示例性实施例，第j级ST」可以不包括进位信号发生器470。因此， 在该示例性实施例中，第j级STj通过设置端S接收栅极信号Gout^),而不 是前一级ST」-,的进位信号Cout^),且第j级ST」被操作。
在下文中，将参照图5至图8更详细地描述才艮据本发明示例性实施例的 包括在液晶显示器10中的液晶面板300。
参照图5和图8，液晶面板300包括显示区DA和非显示区PA， ^t极驱 动器400安装在非显示区PA中。
根据示例性实施例，栅极驱动器400连接到每条栅极线G,至Gn的始端 (start terminal),并形成在与每条栅极线G,至Gn的始端靠近的非显示区PA 中。此外，根据示例性实施例，如图5中所示，栅极驱动器400与每条栅极 线至Gn的两端连接，并被分为两个部分，且形成在与每条栅极线至 G,，的两端靠近的非显示区PA中。
栅极驱动器400包括多个晶体管Tl至T15以及多个电容器Cl和C2。 多个晶体管Tl至T15以及多个电容器Cl和C2被包括在緩冲单元410、充 电单元420、上拉单元430、进位信号发生器470、拉单元440、放电单元 450和保持单元460中(例如，如图3中所示)。多个晶体管Tl至T15以及 多个电容器Cl和C2以薄膜方式形成。在显示区DA中包括有薄膜晶体管， 且同样形成有多个晶体管Tl至T15以及多个电容器C1和C2。
此外，当非显示区PA的空间不足时，可以使具有多个晶体管Tl至T15 以及多个电容器Cl和C2的栅极驱动器400分离。
具体地讲，下拉单元440包括第一下拉薄膜晶体管T2和第二下拉薄膜 晶体管T14，其中，第一下拉薄膜晶体管T2和第二下拉薄膜晶体管T14电连 接到每条栅极线G,至Gn的两端。因此，如图5中所示，下拉单元440可形 成在非显示区PA中，处于每条栅极线G,至Gn的两端的外围。
第一下拉薄膜晶体管T2是具有源电极443和与源电极443对应的漏电
极442的薄膜晶体管，第二下拉薄膜晶体管T14是具有源电极443'和与源电 极443'对应的漏电极442'的薄膜晶体管，且第 一下拉薄膜晶体管T2和第二下 拉薄膜晶体管T14形成在非显示区PA中。源电极443与漏电极442分离， 源电极443'与漏电极442'分离，使得用于形成沟道CH的间隙形成在源电极 443与漏电极442之间以及源电极443'与漏电极442'之间。为了扩大沟道的宽 度，源电极443、 443'以及漏电极442、 442'为凹凸形状。此外，为了将沟道 CH的宽度最大化，在源电极443以及漏电极442中形成有多个凹凸单元441, 在源电极443'以及漏电极442'中形成有多个凹凸单元441'。
沟道CH形成在源电极443与漏电极442之间以及源电极443'与漏电极 442'之间，且沟道CH是电荷可以在其中进行运动的通道。通过被施加到栅电 极444 、 444'的栅极信号Gout①对沟道CH进行操作。
这里，沟道CH的长度L是源电极443与漏电极442之间的垂直距离， 沟道CH的长度L'是源电极443'与漏电极442'之间的垂直距离，沟道CH的宽 度W和W'是沟道CH的中心线的长度。沟道CH的中心线平行于源电极443 和443'以及漏电极442和442'。
沟道在一个凹凸单元441中的宽度W,/n是沿着源电极443和漏电极442 的外部形成的沟道CH的宽度的和W, + W2 +W3，沟道在一个凹凸单元441' 中的宽度W,/。'是沿着源电极443'和漏电极442'的外部形成的沟道CH的宽度 的和W,' +W2' +W3'。即， 一个凹凸单元441的沟道CH的宽度(W1/n = W, + W2 + W3)乘以凹凸单元441的数目为沟道CH的宽度(W= W1/nxn)， 一 个凹凸单元441'的沟道CH的宽度(W1/n， = Wr + W2， + W3，)乘以凹凸单元441' 的数目为沟道CH的宽度(W'=W1/n'xn)。
在如第 一和第二下拉薄膜晶体管的包括多个凹凸单元441 、 441'的薄膜晶 体管中，薄膜晶体管的沟道的宽度与长度的比(W/L)是影响薄膜晶体管的 效率的主要因素。
参照图6和图7,在第一下拉薄膜晶体管T2和第二下拉薄膜晶体管T14 中，薄膜晶体管的沟道CH的宽度W与沟道CH的长度L的比(W/L)可以 彼此不同。即，薄膜晶体管的沟道CH的宽度W与长度L的比(W/L)可以 彼此相同。但是，当考虑到栅极驱动器400的尺寸时，第二下拉薄膜晶体管 T14的比可以是第一下拉薄膜晶体管T2的比的大约0.8至3倍。
如上所述，第二下拉薄膜晶体管T14的沟道CH的宽度与长度的比可以
是第一下拉薄膜晶体管T2的沟道CH的宽度与长度的比的大约0.8至3倍， 这可以在将栅极信号Gout,提供到第1栅极线G,的第1级中进行限定。即， 可以对第1级ST,的第一下拉薄膜晶体管T2和第二下拉薄膜晶体管T14的沟 道CH的宽度与长度的比进行如上所述的调整，可以将第2级ST2至第n级 STn的第一下拉薄膜晶体管T2和第二下拉薄膜晶体管T14的沟道CH的宽度 与长度的比调整为与上述不同的比。
此外，当下拉单元440将栅极信号Gout(j)下拉至栅极截止电压Voff时， 上拉单元430也可以将低电平的时钟信号CKV提供为栅极信号Gout(j)。因此， 栅极信号Goutw的电压电平迅速降至栅极截止电压Voff。此时，将前一级Sly, 的进位信号Cout^)提供到第j级STj的设置端S，使得信号可被施加到上拉单 元430。前一级STj.,的进位信号发生器470包括晶体管T15。晶体管T15与 预定信号的延迟效应相关，从而延迟效应与低电平的时钟信号CKV被施加到 栅极信号Goutw的次数相关。
然而，在第1级ST^中，当第一扫描-起始信号STVP被施加到设置端 S时，不与延迟效应相关，使得第1栅极线G,的电压没有降至栅极截止电压 Voff，液晶面板300会发生漏光。然而，在根据本发明示例性实施例的液晶 显示器10中，对第一下拉薄膜晶体管T2和第二下拉薄膜晶体管T14以及像 素的开口率(aperture ratio )进行调整，从而防止漏光。
在下文中，将参照图8更详细地描述根据本发明示例性实施例的液晶面 板300的布局。液晶面板300包括第一显示面板310,包括形成在其上的 像素电极314;第二显示面板320,包括形成在其上的共电极325;液晶层305, 设置在第一显示面板310与第二显示面板320之间。
栅极线G」形成在第一绝缘基底311上，栅极绝缘层312和钝化层313顺 序形成在栅极线G」上。然后，在钝化层313上形成像素电极314，从而形成 第一显示面板310。
此外，在第二绝缘基底321上形成防止漏光的黑矩阵322和对光进行转 化的滤色器323,且在黑矩阵322和滤色器323上顺序形成保护层324和共 电极325,从而形成第二显示面板320。
由形成在第一显示面板310上的像素电极314和形成在第二显示面板 320上的共电极325对从第一显示面板310下面提供的光进行控制。透射光 的区域为4象素区PX。由第1至第n栅极线G,至Gn以及第1至第m数据线来限定像素区PX, 并对像素区PX进行控制。栅极线G,至Gn中的每条可控制沿着列方向设置的 像素区。在当前的示例性实施例中，像素线定义为通过每条栅极线G,至Gn 被控制为导通或截止的像素。即，第1像素线PXn至PX,m是这样的像素区 PX,即，连接到第1栅极线,由提供到第1栅极线的第 一栅极信号Gout^ 控制，并为液晶面板300的第一列的像素区PX。此外，第2至第n像素线 PX21至PX訓定义为由第2至第n栅极线G2至G。控制的像素。
在根据本发明示例性实施例的液晶显示器10中，第1像素线PXn至PX,m 的开口率小于第2至第n像素线PX^至PX削的开口率。具体地讲，第l像 素线PXn至PXlm的开口率是第2至第n像素线PX21至PXnm的开口率的大约 30%至90%。当像素的每英寸的点数(DPI)小于大约110时，此时，第1 像素线PXh至PX,m的开口率是第2至第n像素线PXu至PX画的开口率的 30%至50%。相反，当像素的每英寸的点数(DPI)大于大约110时，第1 像素线PXh至PXlm的开口率是第2至第n像素线PX21至PXnm的开口率的大 约50%至90% 。
根据示例性实施例，由黑矩阵322的开口区和这样的区域，即，控制像 素中的液晶层305的像素电极314与共电极325叠置的区域，来限定像素区 PX。因此，在根据本发明的一个示例性实施例的液晶显示器10中，为了减 小第1像素线PXn至PX,m的开口率，用黑矩阵322来屏蔽像素电极314的 一部分。
即，黑矩阵322与像素电极314的一部分叠置，使得像素区PX对所需 的光的量进行透射或屏蔽。这样，当黑矩阵322与像素电极314的一部分叠 置时， 一条像素线的开口率立刻被调整，从而控制辐射的光的亮度。当用栅 极驱动器400不能容易地控制一条或多条像素线的亮度时，可以采用上述方 式。
此外，由于黑矩阵322是非显示区PA的边界线，所以可以减小第1像 素线PXu至PX,m的上部区域。然而，黑矩阵322的形状并不局限于上述形 状。根据示例性实施例，如果可以通过使黑矩阵322与像素区叠置来控制像 素区的亮度，那么黑矩阵322可以为与像素线交叉的条形。
在下文中，将参照图9更详细地描述根据本发明另一示例性实施例的液 晶显示器10。图9是示出根据本发明另一示例性实施例的液晶显示器的剖视图。
根据本发明另 一示例性实施例的液晶显示器10是经过修改的实施例，在 该实施例中，通过形成在第一显示面板310'上的黑矩阵315来调整第1像素 线PXn至PX^的开口率。
黑矩阵315和滤色器316顺序形成在第一绝缘基底311上，第一钝化层 313'形成在黑矩阵315和滤色器316上。黑矩阵315防止漏光，使得从第一显 示面板310'的下面提供的光仅可穿过像素区PX被透射。通过黑矩阵315的布 局可以调整像素区PX的开口率。即，第l像素线PXn至PX,m的尺寸减小，
使得第1像素线PXh至PX^的开口率小于第2至第n像素线PX2,至PXnm
的开口率。
此外，根据当前的示例性实施例，栅极线G」形成在第一钝化层313'上， 栅极绝缘层317和第二钝化层318形成在栅极线G」中。接下来，像素电极314 形成在第二钝化层318上，从而形成第一显示面才反310'。
如上所述，当黑矩阵315形成在第一显示面板310'上以减小第l像素线 PXn至PX,m的开口率时，将开口率精确地调整至期望的条件。即，即使在该 过程中发生对准误差，每条像素线PX的开口率也可得到保持。
在下文中，将参照图10和图11更详细地描述根据本发明另一示例性实 施例的液晶显示器10。图10是根据本发明另一示例性实施例的液晶显示器 IO的布局。图ll是沿着图IO的线XI-XI'截取的剖视图。
在根据本发明另一示例性实施例的液晶显示器10中，可以调整形成在第 一显示面板3IO"上的第1至第n栅极线G,至Gn的间隙，使得对像素电极314' 进行调整，并对第1像素线PXn至PX,m的开口率进行调整。
为了将第1像素线PXn至PX,m的尺寸减至小于第2至第n像素线PX21 至PXnm的尺寸，可以使非显示区PA与第1栅极线G,之间的间隙形成为小于 每条栅极线G2至Gn的间隙。因此，可以减小第1像素线PXu至PX,m的像 素电极314',使得像素电极314'的尺寸最优化，第l像素线PXn至PX,m的像 素电极的数据线方向长度的长度小于第2至第n像素线PX21至PX面的像素 电极的数据线方向长度的长度，并可以减小第1像素线PXu至PX,m的开口 率。即，如上所述，应当减小第1像素线PXu至PX,m的尺寸，且由栅极线
G,至Gn来限定像素区PX，从而如果对每条4册极线G！至Gn和数据线Dt至 Dm的间隙进行调整，那么就改变了每个像素区的尺寸。因此，根据该实施例
的液晶显示器通过调整第l栅极线至第n栅极线(G,至Gn)的间隙来调整第 1像素线PXn至PX,m的尺寸。
此外，黑矩阵322'和滤色器323形成在第二绝缘基底321上。这里，与 第1像素线PXU至PX,m对应的黑矩阵322'和滤色器323的尺寸形成为适合 第1像素线PXh至PX,m的像素电极314'的尺寸。共电极325形成在黑矩阵 322'和滤色器323上，从而形成第二显示面板320"。
在下文中，将参照图12更详细地描述根据本发明另一示例性实施例的液 晶显示器10。图12是根据本发明另一示例性实施例的液晶显示器的布局。
根据本发明另一示例性实施例的液晶显示器10包括栅极驱动器400,其 中，栅极驱动器400具有第1至第n级ST,至STn。第1级ST,的第一下拉薄 膜晶体管T2( 1 )可以大于第2至第n级ST2至STn的第 一下拉薄膜晶体管T2(2) 至T2(n),使得第l像素线PXu至PX,m的电压电平快速下降。因此，虽然没 有对第1像素线PXh至PX,m的开口率进行调整，但是也提高了亮度质量。 在当前的示例性实施例中，第1级ST,的第一下拉薄膜晶体管T2(l)的沟道的 宽度与长度的比是第2至第n级SL至STn的第一下拉薄膜晶体管T2(2)至 T2(n)中的每个的沟道的宽度与长度的比的大约2倍至5倍。此外，第1级ST, 的第二下拉薄膜晶体管T14(l)的沟道的宽度与长度的比是第1级ST,的第一 下拉薄膜晶体管T2(l)的沟道的宽度与长度的比的大约0.8倍至3倍。
为了提高第1级ST,的第一下拉薄膜晶体管T2(l)的沟道的宽度与长度的 比，可以采用各种方法，诸如增多第1级ST,的凹凸单元(参见图6和图7) 或增大每个凹凸单元441和441'的沟道的宽度与长度的比。
虽然已参照本发明的一些示例性实施例示出并描述了本发明，但是本领 域普通技术人员应该理解，在不脱离由权利要求限定的本发明的精神和范围 的情况下，可以在此作出形式和细节方面的各种修改。
权利要求
1、一种液晶显示器，包括液晶面板，包括第一显示面板，具有第1至第n栅极线以及与第1至第n栅极线交叉并形成像素的多条数据线，其中，n＞2，第二显示面板，被设置为面对第一显示面板，电连接到第1栅极线的第1像素线的开口率小于分别电连接到第2至第n栅极线的第2至第n像素线的开口率；栅极驱动器，包括使每条栅极线的电压降至低电平的第一下拉薄膜晶体管和第二下拉薄膜晶体管，第一下拉薄膜晶体管和第二下拉薄膜晶体管分别连接到每条栅极线的始端和末端，第二下拉薄膜晶体管的沟道的宽度与长度的比是第一下拉薄膜晶体管的沟道的宽度与长度的比的0.8倍至3倍。
2、 如权利要求1所述的液晶显示器，其中，栅极驱动器包括第1至第n 级，其中，n>2，第1至第n级分别向第1至第n栅极线提供第1至第n栅极 信号，第1至第n级分别具有第一下拉薄膜晶体管和第二下拉薄膜晶体管， 第1级的第二下拉薄膜晶体管的沟道的宽度与长度的比小于第2至第n 级的第二下拉薄膜晶体管的沟道的宽度与长度的比。
3、 如权利要求2所述的液晶显示器，其中，第l级的第一下拉薄膜晶体 管大于第2至第n级的第一下拉薄膜晶体管，使得第1像素线的电压电平快 速下降。
4、 如权利要求1所述的液晶显示器，其中，第一显示面板还包括黑矩阵， 其中，所述黑矩阵与第l像素线的叠置比与第2至第n像素线的叠置多。
5、 如权利要求3所述的液晶显示器，其中，黑矩阵包括与第l像素线交 叉的条形。
6、 如权利要求1所述的液晶显示器，其中，第二显示面板还包括黑矩阵， 其中，所述黑矩阵与第l像素线的叠置比与第2至第n像素线的叠置多。
7、 如权利要求1所述的液晶显示器，其中，第1像素线的像素小于第2 至第n像素线的像素。
8、 如权利要求5所述的液晶显示器，其中，液晶面板的非显示区与第1栅极线之间的间隙形成为小于第2至第n栅极线的每条的间隙，使得第1像 素线的尺寸小于第2至第n像素线的尺寸。
9、 如权利要求5所述的液晶显示器，其中，第l像素线的像素电极小于 第2至第n像素线的像素电极。
10、 如权利要求6所述的液晶显示器，其中，第l像素线的像素电极的 数据线方向长度的长度小于第2至第n像素线的像素电极的数据线方向长度 的长度。
11、 如权利要求1所述的液晶显示器，其中，第l像素线的开口率是第 2至第n像素线的开口率的30%至90%。
12、 如权利要求8所述的液晶显示器，其中，当像素的每英寸的点数小 于110时，第1像素线的开口率是第2至第n像素线的开口率的30%至50% 。
13、 如权利要求8所述的液晶显示器，其中，当像素的每英寸的点数大 于110时，第1像素线的开口率是第2至第n像素线的开口率的50%至90%。
14、 一种液晶显示器，包括 液晶面纟反，包4舌第一显示面板，包括第1至第n栅极线以及与第1至第n栅极线交 叉并形成像素的多条数据线，其中，n>2,第二显示面板，被设置为面对第一显示面板； 栅极驱动器，包括第l至第n级，其中，第1至第n级分别向第1至第 n栅极线提供第1至第n栅极信号，其中，n>2，第1至第n级分别包括使第 1至第n栅极线的电压降至低电平的第一下拉薄膜晶体管和第二下拉薄膜晶 体管，每个第一下拉薄膜晶体管连接到第1至第n栅极线的始端，每个第二 下拉薄膜晶体管连接到第1至第n栅极线的末端，第1级的第一下拉薄膜晶体管的沟道的宽度与长度的比是第2至第 n级的每个第一下拉薄膜晶体管的沟道的宽度与长度的比的2倍至5倍。
15、 如权利要求11所述的液晶显示器，其中，第1级的第二下拉薄膜晶 体管的沟道的宽度与长度的比是第1级的第一下拉薄膜晶体管的沟道的宽度 与长度的比的0.8倍至3倍。
16、 如权利要求11所述的液晶显示器，其中，液晶面板的非显示区与第1栅极线之间的间隙形成为小于第2至第n栅极线的每条的间隙。
17、 如权利要求11所述的液晶显示器，其中，第1级的第一下拉薄膜晶 体管大于第2至第n级的第一下拉薄膜晶体管。
全文摘要
本发明公开了一种液晶显示器。该液晶显示器包括LC面板和栅极驱动器，其中，该LC面板包括第一显示面板和面对第一显示面板的第二显示面板，第一显示面板具有第1至第n(n＞2)栅极线以及与栅极线交叉并形成像素的数据线，电连接到第1栅极线的第1像素线的开口率小于分别电连接到第2至第n栅极线的第2至第n像素线的开口率，该栅极驱动器具有使每条栅极线的电压降至低电平的第一下拉薄膜晶体管和第二下拉薄膜晶体管，第一下拉薄膜晶体管和第二下拉薄膜晶体管连接到每条栅极线的始端和末端，第二下拉薄膜晶体管的沟道的宽度与长度的比是第一下拉薄膜晶体管的沟道的宽度与长度的比的0.8倍至3倍。
文档编号G02F1/133GK101350182SQ20081013583
公开日2009年1月21日 申请日期2008年7月15日 优先权日2007年7月16日
发明者张钟雄 申请人:三星电子株式会社