阵列基板、显示面板及显示装置的制作方法

本发明涉及显示技术领域，尤指一种阵列基板、显示面板及显示装置。

背景技术：

液晶显示面板一般均是采用行列矩阵驱动模式，多行栅线和多列数据线交叉形成行列矩阵，然后通过像素开关实现对设置在行列矩阵中的每个像素电极的控制。

如图1所示，具体工作原理为：当栅线Gate输入高电平时，像素开关1中的第一晶体管T1和第二晶体管T2均开启，数据线Data上的信号经由第一晶体管T1、M点、第二晶体管T2和P点后到达像素电极2，从而对由像素电极2和公共电极3形成的像素电容进行充电。

但是当线Gate输入低电平时，第一晶体管T1和第二晶体管T2均关闭，M点和P点均变为浮接状态，由于漏电流的作用，像素电极2上的电位随时间变化会偏离原有的预定值，从而影响显示。

技术实现要素：

有鉴于此，本发明实施例提供了一种阵列基板、显示面板及显示装置，用以降低像素开关的漏电流。

因此，本发明实施例提供了一种阵列基板，包括：基板，位于所述基板上交叉设置的栅线和数据线，位于所述栅线和数据线所限定的区域的像素开关和像素电极；其中，

所述像素开关包括双栅晶体管；且所述双栅晶体管的栅极与所述栅线相连，所述双栅晶体管中的第一晶体管与所述数据线相连，所述双栅晶体管中的第二晶体管与所述像素电极相连；

所述第二晶体管的沟道宽度小于所述第一晶体管的沟道宽度。

相应地，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述阵列基板。

相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。

本发明有益效果如下：

本发明实施例提供的上述阵列基板、显示面板及显示装置，包括：基板，位于基板上交叉设置的栅线和数据线，位于栅线和数据线所限定的区域的像素开关和像素电极；其中，像素开关包括双栅晶体管；且双栅晶体管的栅极与栅线相连，双栅晶体管中的第一晶体管与数据线相连，双栅晶体管中的第二晶体管与像素电极相连；第二晶体管的沟道宽度小于第一晶体管的沟道宽度。由于减小沟道宽度相当于载流子的通道宽度减小了，从而单位时间内通过的载流子的数量就少了，漏电流相应的就小了，而第二晶体管的沟道宽度小于第一晶体管的沟道宽度，使两个沟道呈不对称分布，这种不对称的分布可以使第二晶体管的漏电流相对减小，而第二晶体管漏电流是决定像素开关漏电流的主要原因，因此降低第二晶体管的漏电流可以降低像素开关的整体漏电流。

附图说明

图1为现有的液晶显示面板中像素开关的电路结构图；

图2a针对现有像素开关进行正充电后的P点和M点的电位仿真结果图；

图2b针对现有像素开关进行负充电后的P点和M点的电位仿真结果图；

图3为针对现有像素开关利用testkey进行实测后像素开关的漏电流测试结果图；

图4为本发明实施例提供的阵列基板的结构示意图；

图5为本发明实施例提供的阵列基板中一种双栅晶体管的结构示意图；

图6为本发明实施例提供的阵列基板中另一种双栅晶体管的结构示意图；

图7为本发明实施例提供的阵列基板中另一种双栅晶体管的结构示意图；

图8为本发明实施例提供的显示面板的结构示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。

根据图1所示的液晶显示面板，当栅线Gate输入高电平时，像素开关1中的第一晶体管T1和第二晶体管T2均开启，数据线Data上的信号经由第一晶体管T1和第二晶体管T2后到达像素电极2，从而对由像素电极2和公共电极3形成的像素电容进行充电。当线Gate输入低电平时，第一晶体管T1和第二晶体管T2均关闭。由于电容的存储作用，理想状态下电容两端的电位差会保持到栅线Gate下一次输入高电平，但是实际情况为，当第一晶体管T1和第二晶体管T2均关闭时，由于漏电流的作用，像素电极2上的电位会随时间变化会偏离原有的预定值。

为了能够降低像素开关的漏电流，首先需要确定出像素开关的漏电流大的主要原因，为此，本发明人进行了相关的研究。首先是采用仿真软件对M点和P点的电位进行了仿真测试，具体为：在采用正5V电压进行充电的情况下，当栅线Gate控制第一晶体管T1和第二晶体管T2均关闭后，如图2a所示，P点电位由5V下降到4.78932V，M点电位由5V下降到-6.27356V，即第二晶体管T2源漏两端压差约为11V；在采用负5V电压进行充电的情况下，当栅线Gate控制第一晶体管T1和第二晶体管T2均关闭后，如图2b所示，P点电位由-5V下降到-5.22752V，M点电位由-5V下降到-7.60469V，即第二晶体管T2源漏两端压差约为2.4V，从而通过仿真得到在第一晶体管T1和第二晶体管T2均关闭时，第二晶体管T2的源漏两端存在较大的压差。而第二晶体管T2的源漏两端存在的大的压差正是由于第二晶体管T2的漏电流大造成的，因此，由仿真结果可以得出第二晶体管T2的漏电流大是造成像素开关1的漏电流大的主要原因。

进一步地，为了验证上述结果，利用在阵列基板中增加测试键(testkey)针对不同沟道宽长比的晶体管进行了实测。由于在晶体管的沟道下方设置遮光层可以降低晶体管的漏电流，因此分别针对仅在第一晶体管的沟道下方设置遮光层情况下，分三次检测像素开关的漏电流分别为Ioff11、Ioff12和Ioff13和仅在第二晶体管的沟道下方设置遮光层的情况下，分三次检测像素开关的漏电流分别为Ioff21、Ioff22和Ioff23，具体检测结果如图3所示，同等条件下，遮光层在第二晶体管的沟道下方时像素开关的漏电流(Ioff21、Ioff22和Ioff23)比遮光层在第一晶体管的沟道下方时像素开关的漏电流(Ioff11、Ioff12和Ioff13)小0.2pA左右，意味着遮光层使第二晶体管的漏电流减小的比较多，一般而言，相同条件下遮光层改善漏电流的效率是一致的，因此遮光层使第二晶体管的漏电流减小的比较多意味着第二晶体管的漏电流是比较大的，这与前述仿真结果是一致的，即第二晶体管的漏电流大是像素开关漏电流大的主要原因。因此如果可以降低第二晶体管的漏电流，那么将会极大的降低像素开关整体的漏电流。

正是基于上述研究，本发明实施例提供了一种阵列基板，如图4所示，包括：基板01，位于基板01上交叉设置的栅线Gate和数据线Data，位于栅线Gate和数据线Data所限定的区域的像素开关1和像素电极2；其中，

如图5所示，像素开关1包括双栅晶体管；且双栅晶体管的栅极G与栅线Gate相连，双栅晶体管中的第一晶体管T1与数据线Data相连，双栅晶体管中的第二晶体管T2与像素电极2相连；

第二晶体管T2的沟道宽度W2小于第一晶体管T1的沟道宽度W1。

本发明实施例提供的阵列基板，包括：基板，位于基板上交叉设置的栅线和数据线，位于栅线和数据线所限定的区域的像素开关和像素电极；其中，像素开关包括双栅晶体管；且双栅晶体管的栅极与栅线相连，双栅晶体管中的第一晶体管与数据线相连，双栅晶体管中的第二晶体管与像素电极相连；第二晶体管的沟道宽度小于第一晶体管的沟道宽度。由于减小沟道宽度相当于载流子的通道宽度减小了，从而单位时间内通过的载流子的数量就少了，漏电流相应的就小了，而第二晶体管的沟道宽度小于第一晶体管的沟道宽度，使两个沟道呈不对称分布，这种不对称的分布可以使第二晶体管的漏电流相对减小，而第二晶体管漏电流是决定像素开关漏电流的主要原因，因此降低第二晶体管的漏电流可以降低像素开关的整体漏电流。

在具体实施时，晶体管的开态电流和漏电流均与晶体管的沟道宽度成正相关，沟道宽度大，开态电流和漏电流大，沟道宽度小，开态电流和漏电流小。因此，在具体实施时，如果第一晶体管的沟道宽度与第二晶体管的沟道宽度的比值偏小，开态电流是比较大，但是漏电流也比较大。而如果第一晶体管的沟道宽度与第二晶体管的沟道宽度的比值偏大，漏电流是变小了，但是开态电流相应的也会变小。性能好的晶体管一般要求开态电流大，而漏电流小，因此根据开态电流和漏电流的综合权衡，将第一晶体管的沟道宽度与第二晶体管的沟道宽度的比值设置在大于1，且小于或等于2的范围内时，效果较好。

在具体实施时，在本发明实施例提供的阵列基板中，如图6所示，第一晶体管T1的沟道下方还设置有第一遮光层4，第二晶体管T2的沟道下方还设置有第二遮光层5；

第二遮光层5在沿第二晶体管T2的沟道宽度W2方向上的宽度W2’小于第一遮光层4在沿第一晶体管T1的沟道宽度W1方向上的宽度W1’。这是由于如果第一遮光层4与第二遮光层5之间的间隙太小容易连成一整体，这样就容易在第一遮光层4和第二遮光层5上积累静电，形成尖端放电，造成ESD击伤，造成产品性能不良，降低产品良率，提高生产成本。因此，本实施例中，由于第二晶体管T2的沟道变窄了，相应的就可以把第二遮光层5的宽度也变窄，这样就可以增大第一遮光层4与第二遮光层5之间的间隙，从而避免静电危害。

在具体实施时，在本发明实施例提供的阵列基板中，第一遮光层和第二遮光层设置为同层同材质。这样就可以采用一道掩膜(mask)工艺形成第一遮光层和第二遮光层的图案。如果第一遮光层和第二遮光层位于不同层，就需要采用两道mask工艺，而实际生产中一道mask工艺的成本是较大的，因此节省一道mask工艺不仅可以节省成本，而且还可以减少工艺时间。

在具体实施时，在本发明实施例提供的阵列基板中，第一晶体管的沟道长度与第二晶体管的沟道长度相同。当然，第一晶体管的沟道长度与第二晶体管的沟道长度也可以不相同，在此不作限定。在具体实施时，根据双栅晶体管的具体结构，第一晶体管和第二晶体管与栅线的相对位置来设置第一晶体管和第二晶体管的沟道长度。

在具体实施时，在本发明实施例提供的阵列基板中，像素开关中的晶体管均为N型晶体管或P型晶体管。这样一个像素开关采用一条栅线进行控制，从而可以减少阵列基板上的栅线数量，进而可以增大阵列基板的开口率。

在具体实施时，在本发明实施例提供的阵列基板中，如图5和图6所示双栅晶体管可以为U型结构，或如图7所示，双栅晶体管为L型结构，当然双栅晶体管还可以是其它形状的结构，在此不作限定。

基于同一发明构思，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种阵列基板。由于该显示面板解决问题的原理与前述一种阵列基板相似，因此该显示面板的实施可以参见前述阵列基板的实施，重复之处不再赘述。

在具体实施时，在本发明实施例提供的显示面板中，如图8所示，还包括与像素电极2形成电容结构的公共电极3。这样当像素开关1中的第一晶体管T1和第二晶体管T2在关闭之后，由电容结构使像素电极2上电位不会随着第一晶体管T1和第二晶体管T2的关闭立即降低，从而使显示面板的画面得到保持，实现显示功能。

在具体实施时，本发明实施例提供的显示面板可以是液晶显示面板，也可以是有机电致发光显示面板，在此不作限定。

当显示面板为有机电致发光显示面板时，像素电极与公共电极之间还设置有发光层。

当显示面板为液晶显示面板时，还包括与阵列基板相对设置的对向基板，以及位于对向基板与阵列基板之间的液晶层。

在具体实施时，当显示面板为液晶显示面板时，公共电极可以设置在对向基板上，也可以设置在阵列基板上，在此不作限定。

进一步地，当公共电极位于阵列基板上时，公共电极可以位于液晶层与像素电极之间；或者，像素电极位于公共电极与液晶层之间，在此不作限定。

进一步地，在具体实施时，在本发明实施例提供的显示面板中，公共电极为条状电极或块状电极。当公共电极为条状电极时，公共电极可以复用为触控驱动电极，当公共电极为块状电极时，公共电极可以复用为自电容电极。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的任一种显示面板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述显示面板的实施例，重复之处不再赘述。

本发明实施例提供的上述阵列基板、显示面板及显示装置，包括：基板，位于基板上交叉设置的栅线和数据线，位于栅线和数据线所限定的区域的像素开关和像素电极；其中，像素开关包括双栅晶体管；且双栅晶体管的栅极与栅线相连，双栅晶体管中的第一晶体管与数据线相连，双栅晶体管中的第二晶体管与像素电极相连；第二晶体管的沟道宽度小于第一晶体管的沟道宽度。由于减小沟道宽度相当于载流子的通道宽度减小了，从而单位时间内通过的载流子的数量就少了，漏电流相应的就小了，而第二晶体管的沟道宽度小于第一晶体管的沟道宽度，使两个沟道呈不对称分布，这种不对称的分布可以使第二晶体管的漏电流相对减小，而第二晶体管漏电流是决定像素开关漏电流的主要原因，因此降低第二晶体管的漏电流可以降低像素开关的整体漏电流。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。