一种掩模板、晶圆及其曝光方法、封装方法与流程

本发明涉及半导体制造领域，特别涉及一种掩模板、晶圆及其曝光方法、封装方法。

背景技术：

随着半导体技术的快速发展，集成芯片集成度的不断提高，使得芯片的制作工艺日趋复杂，为了保证较高的成品率，对整个工艺流程和装置设备的要求就会更加严格。光刻的基本原理是：利用光刻胶曝光后因光化学反应而形成耐蚀性的特点，将掩模板上的图形刻制到被加工的晶圆(wafer)表面上。在曝光过程中，由于曝光系统一次曝光的面积大小是有限的，因此在曝光时需要将一个晶圆划分为多个曝光单元(shot)分别进行曝光成像，这些曝光单元包括非完整曝光单元(partialshot)和完整曝光单元(fullshot)，其中，完整曝光单元完全落在晶圆范围以内，非完整曝光单元部分未落在晶圆范围以内。另外，每个曝光单元中可能会包含多个小的电路晶粒(die)。

现有工艺中，在大量生产的晶圆的曝光布局(shotmap)中需要牺牲两块包含晶粒数量较少的非完整曝光单元作为mirrordie(也称mirrorshot，镜面曝光单元)，其用于后道封装时机台对晶圆的定位以及对准用途。虽然被牺牲的两个非完整曝光单元中的晶粒数相对较少，但是，随着晶粒尺寸的逐渐减少，晶圆上晶粒的数量相应的增多，所被牺牲的晶粒数量也越来越多。

因此，需要一种可以减少晶圆在后道封装时作为对准和定位的晶粒数量的掩模板以及曝光方法。

技术实现要素：

本发明的目的之一在于，提供一种掩模板，使得使用了该掩模板曝光得到的晶圆上具有用于后道封装工艺过程中对准和定位的晶粒。

本发明的另一目的在于，提供一种晶圆及其曝光方法、封装方法，使得晶圆大部分曝光单元中具有可以在后道封装时作为对准和定位的晶粒。

本发明的再一目的在于，提供一种晶圆，其具有可以用于后道封装时作为对准和定位的晶粒，用于后道封装时的对准和定位。

为了实现上述技术目的，本发明第一方面提供了一种掩模板，包括若干个产品晶粒图形以及至少一个对准晶粒图形，所述产品晶粒图形用于在晶圆上形成产品图形，所述对准晶粒图形用于在晶圆上形成后道封装时对准定位的掩膜图形。

可选的，所述对准晶粒图形是虚拟图案、光学对准结构或测试结构。

可选的，所述对准晶粒图形的数量是1个。

所述后道封装是指挑片工艺。

本发明另一方面提供了一种曝光方法，包括以下步骤：

提供待曝光晶圆，所述待曝光晶圆具有多个阵列排列的待曝光单元；

对每个所述待曝光单元使用如权利要求1至4中任一项所述的掩模板进行曝光成像。

可选的，所述待曝光单元包括完整曝光单元以及排布在待曝光晶圆边缘位置的非完整曝光单元。

可选的，所述完整曝光单元呈方形。

可选的，所述对准晶粒图形位于边角处。

本发明第三方面提供了一种晶圆，采用所述的曝光方法制备而成。

可选的，所述晶圆的晶粒数量至少为1万。

本发明再一方面提供了一种封装方法，包括：

采用所述的曝光方法，在所述待曝光晶圆的曝光单元中形成对准定位的掩膜图形；

通过所述对准定位的掩膜图形进行对准，并进行挑片工艺。

本发明与现有技术相比具有显著的优点和有益效果，具体表现为：

本发明所提供的掩模板、晶圆及其曝光方法、封装方法，可以通过使用掩模板上包含对准晶粒图形的掩模板进行光刻曝光，使得晶圆的大部分曝光单元中都有一个对准晶粒，其在晶圆的后道封装工艺中用于定位和对准，减少了用于后道封装工艺中对准和定位的晶粒数量，从而降低了成本。

附图说明

图1为现有技术中晶圆后道封装时使用mirrordie的示意图；

图2为本发明实施例一的掩模板的示意图；

图3为本发明实施例一的待曝光晶圆的结构示意图；

图4为本发明实施例一的曝光形成对准晶粒的示意图；

1-掩模板；1a-对准晶粒图形；1b-产品晶粒图形；

2-待曝光晶圆；2a-曝光单元；2a1-完整曝光单元；2a2-非完整曝光单元；

2’-晶圆；2’1-对准晶粒；2’2-产品晶粒。

具体实施方式

现有技术中，随着晶圆上的晶粒数量的增多，特别是当晶粒数量过万时，在后道封装工艺中，作为mirrordie被牺牲掉的两个非完整曝光单元中包含的die的数量也越来越多。

图1是现有技术中晶圆后道封装时使用mirrordie的示意图。如图1所示，晶圆上有约30000颗晶粒，其中作为mirrordie的shot1和shot2共包含290个die。die的数量较多，浪费较大。

基于上述研究，本发明提供了一种掩模板、晶圆及其曝光方法、封装方法，通过在大部分的曝光单元内部中的对准晶粒用于后道封装时的定位与对准，减少了因后道封装时的定位和对准所浪费的晶粒的数量，有利于增加晶圆上产品晶粒的数量，从而降低了成本。

以下结合附图和具体实施例对本发明的一种掩模板、晶圆及其曝光方法、封装方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

实施例一

图2为本实施例的掩模板的示意图。如图2所示，本实施例公开了一种掩模板1，所述掩模板1包括若干个产品晶粒图形1b以及至少一个对准晶粒图形1a，所述产品晶粒图形1b用于在晶圆上形成产品图形，所述对准晶粒图形1a是光学对准结构；或者，所述对准晶粒图形1a是虚拟图案(dummypattern)；或者，所述对准晶粒图形1a是测试结构。所述对准晶粒图形1a的数量例如是1个，所述对准晶粒图形1a用于在晶圆上形成后道封装时对准定位的掩膜图形，所述后道封装是指挑片工艺，所述对准晶粒图形1a在掩模板1的任意位置，例如是在掩模板1的边角处。所述掩模板1上具有1个对准晶粒图形1a。

本实施例还公开了一种曝光方法，所述曝光方法包括以下步骤：提供待曝光晶圆，所述待曝光晶圆具有多个阵列排列的待曝光单元；对每个所述待曝光单元使用如权利要求1至4中任一项所述的掩模板进行曝光成像。

图3为本实施例的待曝光晶圆的结构示意图。如图3所示，请同时参阅图2，每个所述曝光单元2a对应一个所述的掩模板1，且每个所述曝光单元2a例如是，使用步进式扫描投影光刻机进行曝光，则其对应同一个掩模板1，所述对准晶粒图形1a位于边角处，例如是在掩模板1的右下角，在每个曝光单元2a中对准晶粒图形1a所成像的位置均相同。所述曝光单元2a包括非完整曝光单元2a2和完整曝光单元2a1，所述完整曝光单元2a1呈方形。

由上可知，待曝光晶圆2上的每个曝光单元2a上对准晶粒图形1a成像的位置都是相同的，其均在同一个位置。本实施例中，完整曝光单元2a1有30个，非完整曝光单元2a2有19个。

本实施例还公开了一种晶圆，图4为本实施例的曝光形成对准晶粒的示意图。如图4所示，所述晶圆2’的晶粒数量至少为1万，所述晶圆2’包括若干个产品晶粒2’2以及至少一个对准晶粒2’1，所述晶圆2’采用所述曝光方法制备而成，所述对准晶粒2’1是非产品晶粒，且所述对准晶粒2’1在低倍数的显微镜下可以清楚观察到，甚至，肉眼可以辨别出该对准晶粒，由此，其可以在后道封装工艺中很好的起到定位和对准的功能。

本实施例还公开了一种封装方法，所述方法包括：采用所述的曝光方法，在所述待曝光晶圆的曝光单元中形成对准定位的掩膜图形；通过所述对准定位的掩膜图形进行对准，并进行挑片工艺。

本实施例中，晶圆上的晶粒数量是约30000个，对准晶粒的数量是49个。现有技术中，使用两个不完整曝光单元作为mirrordie，其牺牲的晶粒数量是290个，本实施例中在大部分的曝光单元内都曝光形成一个对准晶粒，其用于后道封装工艺中的对准和定位，其牺牲的晶粒数量是49个，相较于现有技术，本实施例所提供的掩模板、晶圆及其曝光方法所牺牲的晶粒数量较少，从而降低了成本。

实施例二

本实施例与实施例一的区别在于，所述对准晶粒图形的数量是2个。具体的，所述掩模板上包括两个对准晶粒图形1a和若干个产品晶粒图形1b，所述对准晶粒图形1a是光学对准结构、测试结构或虚拟图案，即，所述两个对准晶粒图形可以同时为光学对准结构图案；或者，所述两个对准晶粒图形可以同时为测试结构；或者，所述两个对准晶粒图形可以同时为虚拟图案；又或者，所述两个对准晶粒图形分别为光学对准结构、测试结构或虚拟图案中的任意两个。所述两个对准晶粒图形的位置在掩模板的任意位置，即，所述两个对准晶粒图形的位置可以相邻，也可以间隔一定距离。

当然，掩模板上对准晶粒图形的数量可以根据实际工艺需求增加至更多个。

综上所述，采用本发明的掩模板，通过在大部分曝光单元上形成一个或多个对准晶粒，使得晶圆在后道封装工艺中具有起到对准和定位的作用的对准晶粒，其减少了在后道封装工艺用于对准和定位所牺牲的晶粒的数量，从而降低了成本。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。