的形式设置开口 50a。在应力调整层50的光出射侧的表面50b上形成遮光层29。遮光层29例如是由铝等构成并且具有对测定光实行遮光的功能。
[0054]在以以上所述形式进行构成的法布里-珀罗干涉滤光片10A中，如果通过端子12，13将电压施加于第1电极17与第3电极19之间，则在两电极17，19之间产生对应于该电压的静电力。因此，第2反射镜41以被吸引到被固定于基板14的第1反射镜31侧的形式被驱动，并且第1反射镜31与第2反射镜41的距离被调整。透过法布里-珀罗干涉滤光片10A的光的波长因为依存于光透过区域11中的第1反射镜31与第2反射镜41的距离，所以通过调整施加于第1电极17与第3电极19之间的电压从而就能够适宜选择所透过的光的波长。此时，第2电极18因为成为与被电连接的第3电极19相同电位，所以是作为用于在光透过区域11平坦地保持第1反射镜31以及第2反射镜41的补偿电极来起作用的。
[0055]如以上所说明的那样在法布里-珀罗干涉滤光片10A中，第1电极17是被形成于第1反射镜31的多晶硅层32c，第2电极18是被形成于第1反射镜31的多晶硅层32b。这样第1电极17和第2电极18因为不是被配置于同一个反射镜31内的同一个平面上，所以能够充分谋求到第1电极17与第2电极18之间的电绝缘。因此，根据法布里-珀罗干涉滤光片10A，能够合适地使具有所希望的波长的光透过。
[0056]另外，在法布里-珀罗干涉滤光片10A中，补偿电极即第2电极18因为不是位于第1电极17与第3电极19之间，所以在第1电极17与第3电极19之间能够合适地使对应于电压的静电力发生。另外，因为能够缩短第1电极17与第3电极19的距离，所以比距离长的情况更加能够降低为了使同等的静电力发生而成为必要的电压。
[0057]另外，在法布里-珀罗干涉滤光片10A中，因为能够由沟槽27来电绝缘第1电极17和多晶硅层32c中的第1电极17的内侧的区域，所以能够将第2电极18作为补偿电极来切实地起作用。
[0058]另外，在法布里-珀罗干涉滤光片10A中，第1电极17和第2电极18因为不是被配置于同一个反射镜内的同一个平面上，所以能够对电连接第2电极18和第3电极19的配线23的绕转实行单纯化。例如，在第1电极17和第2电极18被配置于同一个反射镜内的同一个平面上的现有技术中，从第2电极18沿着相对方向D在第3电极19的相反侧进行延伸的配线部是必要的，但是就法布里-珀罗干涉滤光片10A而言这变得不再需要。通过电极的绕转被单纯化，从而就能够减少在制造时的不良的产生或在使用时的故障的发生的风险。
[0059]另外，在法布里-珀罗干涉滤光片10A中，第1反射镜31被配置于基板14的光入射侧，第2反射环境41经由空隙S被配置于第1反射镜31的光入射侧(一方侧)。S卩，第1反射镜31被固定于基板14，第2反射镜41被驱动。在此，相对于在第1反射镜31上通过杂质掺杂来形成第1电极17以及第2电极18的情况，在第2反射镜41上通过杂质掺杂来只形成第3电极19。一般来说，根据掺杂的有无，应力的不均匀在面内变得容易产生，所以在更为复杂的杂质掺杂被实行了的第1反射镜31上，与第2反射镜41相比较，相对不均匀的应力更容易产生。根据本实施方式的法布里-珀罗干涉滤光片10A，因为将不均匀的应力容易产生的第1反射镜31固定于基板14并驱动不均匀的应力难以产生的第2反射镜41，所以第2反射镜41的驱动受不均匀的应力的影响的可能性低，且能够合适地调整第1反射镜31与第2反射镜41的距离。
[0060]另外，在法布里-珀罗干涉滤光片10A中，进一步具备被配置于基板14的光出射侧(另一方侧)并且抑制基板14翘曲的应力调整层50。应力调整层50是由反射防止层51、第3层叠体52、中间层53以及第4层叠体54来构成的，并且是做成与被配置于基板14的光入射侧(一方侧)的反射防止层15、第1层叠体30、牺牲层16以及第2层叠体40的膜厚以及组成等的层结构尽量相同的层。应力调整层50由此而能够抑制由于膜厚以及组成等的层结构的不一致而引起的基板14的翘曲，并且能够合适地调整第1反射镜31与第2反射镜41的距离。还有，应力调整层50在形成被配置于基板14的光入射侧(一方侧)的层的时候是被同时形成的。
[0061]另外，在法布里-珀罗干涉滤光片10A中，第1电极17、第2电极18以及第3电极19中任一个都是将杂质掺杂于成为第1反射镜31的一部分的多晶硅层32或者成为第2反射镜41的一部分的多晶硅层42来进行形成的。多晶硅层的光学性质因为基本上不会由于杂质掺杂的有无而发生改变，所以第1反射镜31以及第2反射镜41既能够保持作为反射镜的功能又具有这些电极的功能。
[0062]另外，在法布里-珀罗干涉滤光片10A中，各个多晶硅层32，42 (特别是构成第2层叠体40的多晶硅层42)是非晶硅由退火处理而被多晶化的多晶硅层。另外，第2层叠体40的氮化硅层43优选进行低应力化(减弱拉伸应力)。特别是被电压驱动的第2反射镜41优选具有微弱的拉伸应力，根据该特性，在制造时变得容易调整在第2反射镜41上所产生的应力，并且能够抑制由驱动而损伤第2反射镜41。
[0063][法布里-珀罗干涉滤光片的制造方法]
[0064]接着，就法布里-珀罗干涉滤光片10A的制造方法的一个例子作如下说明。首先，在基板14的表面14a上形成反射防止层15，在基板14的表面14b上形成反射防止层51。接着，在反射防止层15上按成为第1层叠体30的一部分的多晶硅层32a、氮化硅层33a以及多晶硅层32b这个顺序进行层叠。另外，与此同时在反射防止层51上也同样形成第3层叠体52的一部分。接着，由杂质掺杂来部分地对已形成了的多晶硅层32b实行低阻抗化，并且如图2以及图4所示形成第2电极18以及各个配线23的第1配线部24。
[0065]接着，在多晶娃层32b上形成成为第1层叠体30的一部分的氮化娃层33b。另外，与此同时在基板14的光出射侧也同样形成第3层叠体52的一部分。蚀刻已形成了的氮化硅层33b的对应于各个配线23的第2配线部25，并使正下方的多晶硅层32b露出。接着，在氮化硅层33b上形成成为第1层叠体30的剩余部分的多晶硅层32c，并形成第1层叠体30。另外，与此同时，在基板14的光出射侧也同样形成第3层叠体52。接着，由杂质掺杂来部分地对已形成了的多晶硅层32c实行低阻抗化，并且如图2以及图3所示形成第1电极17、各个配线21以及各个配线23的第2配线部25，并且由蚀刻来形成沟槽26，27。
[0066]接着，将牺牲层16形成于第1层叠体30上，并将中间层53形成于第3层叠体52上。接着，蚀刻已形成了的牺牲层16的对应于各个配线23的第2配线部25的部分，并使正下方的多晶硅层32c露出。接着，在牺牲层16上形成成为第2层叠体40的一部分的多晶硅层42a。另外，与此同时，在基板14的光出射侧也同样形成第4层叠体54的一部分。接着，由杂质掺杂来部分地对已形成了的多晶硅层42a实行低阻抗化，并且如图2以及图5所示形成第3电极19以及各个配线22。接着，在多晶硅层42a上按成为第2层叠体40的剩余部分的氮化娃层43a、多晶娃层42b、氮化娃层43b以及多晶娃层42c这个顺序进行层叠并形成第2层叠体40。另外，与此同时，在基板14的光出射侧也同样形成第4层叠体54。在基板14的光出射侧由反射防止层51、第3层叠体52、中间层53以及第4层叠体54来构成应力调整层50。
[0067]接着，部分地蚀刻第2层叠体40从而形成从第2层叠体40的表面40a (即，第2层叠体40的多晶硅层42c的表面)直至第1层叠体30的多晶硅层32c的贯通孔，并使各个配线21的端部21a露出。同样，部分地蚀刻第2层叠体40从而形成从第2层叠体40的表面40a直至第2层叠体40的多晶硅层42a的贯通孔，并使各个配线22的端部22a露出。于是，将由铝构成的导电层形成于该贯通孔并形成端子12以及端子13。
[0068]接着，将从第2层叠体的表面40a直至牺牲层16的多个贯通孔40b形成于在第2层叠体40上对应于空隙S的部分。另外，在形成贯通孔40b的同时形成沟槽28。接着，通过将遮光层29形成于应力调整层50的光出射侧的表面50b并由蚀刻除去应力调整层50的对应于光透过区域11的部分，从而形成开口 50a。还有，既可以在开口 50a的底面即在基板14的光出射侧的表面14b留下反射防止层51也可以从开口 50a的底面除去反射防止层51，并且也可以在形成开口 50a之后形成别的层来作为反射防止层51。另外，也可以在形成开口 50a之后以将反射防止层51留于基板14的光出射侧的表面14b的状态形成相对于氟酸气体具有耐蚀性并且难以受到光学影响的保护层(例如氧化铝)。接着，由氟酸气体通过贯通孔40b进行气相蚀刻并除去牺牲层16。接着，由切割来实施芯片(贴片)化。因为根据隐形切割(stealth dicing)薄膜状的第2反射镜41变得难以被损伤，所以优选隐形切割。
[0069]各层的形成由热氧化、TE0S-CVD、或者减压CVD来实行。等离子CVD、溅射、蒸镀以及离子电镀法(1n plating)等方法也能够实行。另外，通过相对于基板14的两面同时实行各层的形成，从而应力平衡被保持并且变得难以发生基板14的翘曲或第2反射镜41