显示装置的制造方法
【技术领域】
[0001]本发明涉及显示装置，能够适用于例如具有虚拟像素的显示装置。
【背景技术】
[0002]在显示区域的端部，以避免由于为端部而导致的结构上及电磁上的变化对显示带来影响，在显示区域的外侧配置虚拟像素。另外，虚拟像素也能够防止因制造时等产生的静电而导致的静电破坏(静电放电(ESD)破坏)(例如日本特开2013-83679号公报)。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1:日本特开2013-83679号公报
【发明内容】
[0006]近年来，面向平板终端或智能手机，英制尺寸变得较大，拉绕各布线的长度增加，由此布线的带电量增加，而存在显示区域内的元件被破坏的问题。
[0007]其他技术课题和新特征将根据本发明的记述及附图而得以明确。
[0008]若简单地说明本发明中的具有代表性的方案的概要，则如下。
[0009]S卩，显示装置具有:用于显示图像的显示区域，其具有多个像素；和虚拟像素区域，其配置在上述显示区域的外侧，具有多个虚拟像素。上述像素具有:薄膜晶体管，其具有第1半导体层；栅极线，其与上述薄膜晶体管的栅极连接，且沿第1方向延伸；和信号线，其与上述薄膜晶体管的漏极连接，且沿与上述第1方向不同的第2方向延伸。上述虚拟像素具有:上述栅极线、第1绝缘层、和经由上述第1绝缘层而与上述栅极线交叉的第2半导体层。上述第2半导体层与在上述第2方向上相邻的虚拟像素的第2半导体层电气性分离。
【附图说明】
[0010]图1是用于说明实施例的显示装置的俯视图。
[0011]图2是图1的A-A’线处的剖视图。
[0012]图3是用于说明图1的虚线B的部分的俯视图。
[0013]图4是用于说明图1的虚线C的部分的俯视图。
[0014]图5是用于说明像素的俯视图。
[0015]图6是图5的A-A’线处的剖视图。
[0016]图7是用于说明实施例的显示装置的俯视图。
[0017]图8是用于说明变形例1的显示装置的俯视图。
[0018]图9是用于说明变形例1的显示装置的俯视图。
[0019]图10是图8的A-A’线处的剖视图。
[0020]图11是用于说明变形例2的显示装置的俯视图。
[0021]图12是图11的A-A’线处的剖视图。
[0022]图13是用于说明变形例3的显示装置的俯视图。
[0023]图14是用于说明变形例3的显示装置的俯视图。
[0024]图15是图13的A-A’线处的剖视图。
[0025]图16是用于说明变形例4的显示装置的俯视图。
[0026]图17是图16的A-A’线处的剖视图。
[0027]图18是用于说明变形例5的显示装置的俯视图。
[0028]图19是用于说明变形例5的显不装置的俯视图。
[0029]图20是用于说明变形例6的显示装置的俯视图。
[0030]图21是用于说明变形例7的显示装置的俯视图。
[0031]图22是用于说明变形例7的显示装置的俯视图。
[0032]图23是用于说明变形例8的显示装置的俯视图。
[0033]附图标记说明
[0034]1...显示面板
[0035]2...驱动 1C
[0036]3...FPC
[0037]4...背光源
[0038]10、10A、10B、10C、10D、10E、10F、10G、10H..?阵列基板
[0039]20...对置基板
[0040]30...液晶层[0041 ]40...密封材料
[0042]50、60...偏振片
[0043]100...显示装置
[0044]101...玻璃基板
[0045]103...内涂层
[0046]104、104C..?半导体层
[0047]104D、104DA、104DC、104DE、104DG..?虚拟半导体层
[0048]105...栅极绝缘膜
[0049]106U06C..?栅极线
[0050]107...层间绝缘膜
[0051]108..?金属电极
[0052]109、109Α..?信号线
[0053]109D、109DA、109DE..?虚拟信号线
[0054]110..?保护膜
[0055]111..?有机保护膜
[0056]112...公共电极
[0057]113..?层间绝缘膜
[0058]114..?像素电极
[0059]115...取向膜
[0060]AA...显示区域
[0061]DA..?虚拟像素区域
[0062]DP、DPA、DPB、DPC、DPD、DPE、DPF、DPG、DPH...虚拟像素
[0063]P1、PIA、PIC..?像素
[0064]CH1、CH2、CH3、CHD1、CHD2..?接触孔
[0065]CHG1、CHG2..?接触孔组
【具体实施方式】
[0066]虚拟像素构成为与显示区域内的像素相同的结构或省略了像素的一部分结构而成的结构，在显示区域的外侧与显示区域相邻地配置。此外，像素具有:薄膜晶体管(TFT(Thin Film Transistor));与TFT的栅极连接的栅极线(也称为扫描线);与TFT的漏极(也称为源极)连接的信号线(也称为视频信号线、漏极线或源极线)；与TFT的源极(也称为漏极)连接的像素电极；和与像素电极一起对液晶施加电压的公共电极。虚拟像素配置在栅极线延伸方向上的显示区域的外侧的区域(以下称为第1虚拟像素区域)及信号线延伸方向上的显示区域的外侧的区域(以下称为第2虚拟像素区域)中。在第1虚拟像素区域中延伸有虚拟信号线，在第2虚拟像素区域中延伸有虚拟栅极线。
[0067]实施方式的显示装置具有显示区域内的像素(P1、PIA、PIC)和虚拟像素(DP、DPA、DPB、DPC、DPD、DPE、DPF、DPG、DPH)。虚拟像素具有栅极线(106、106C)、和以横穿栅极线的方式布线的虚拟半导体层(104D、104DA、104DC、104DE、104DG)。虚拟像素的栅极线与像素的栅极线共用。虚拟半导体层与每个虚拟像素电气性分离。
[0068]根据实施方式的显示装置，由于栅极线与虚拟像素的虚拟半导体层交叉，所以即使制造时等产生静电，也会在栅极线与虚拟半导体之间发生ESD。由此，能够防止栅极线与显示区域内的像素的半导体之间的ESD破坏。
[0069]以下参照【附图说明】实施例及变形例。此外，本发明公开原则上只是一个例子，本领域技术人员能够容易想到的保全发明主旨的适当变更当然包含在本发明的范围内。另外，为了使说明更明确，而存在附图与实际状况相比示意地表示各部分的宽度、厚度、形状等的情况，但附图原则上是一个例子，并不限定本发明的解释。另外，在本说明书和各图中，有时关于言及的附图，对与前述的附图相同的要素，标注相同的附图标记，并省略详细的说明。
[0070]另外，在以下的实施例中，说明使用了液晶的显示装置，但并不限定于此，只要是使用了有机EL等薄膜晶体管的显示装置，则可以是任意显示装置。
[0071]【实施例】
[0072]使用图1到图7说明实施方式的一个例子(实施例)。
[0073]图1是用于说明实施例的显示装置的俯视图。图2是图1的A-A’线处的剖视图。图3是用于说明图1的虚线B的部分的俯视图。图4是用于说明图1的虚线C的部分的俯视图。图5是用于说明像素的俯视图。图6是图5的A-A’线处的剖视图。图7是用于说明实施例的阵列基板的俯视图，示出了布线图案。
[0074]如图1及图2所示，显示装置100具有:显示面板1、驱动IC(IntegratedCircuit)2、用于将来自外部的图像信息等接收到驱动IC2 ^ FPC (Flexible PrintedCircuits:柔性印刷电路)3、和背光源4。显示面板1构成为，在阵列基板10与对置基板20之间通过密封材料40将液晶30封固，且具有分别贴付在阵列基板10及对置基板20上的偏振片50、60。在显示图像的显示区域AA的外侧配置有虚拟像素区域DA。虚拟像素区域DA是设在显示区域的周边的边框区域的一部分，上述的密封材料也设在边框区域中。在虚拟像素区域DA中的上述的第1虚拟像素区域的两外侧(图1中右侧及左侧的虚拟像素区域DA的外侧)通过TFT形成有栅极线扫描电路。此外，栅极线扫描电路也可以内置于驱动IC2。
[0075]如图3及图4所示，在显示区域AA内呈矩阵状地配置有多个像素PI。在显示区域AA的外侧的虚拟像素区域DA中，配置有多个虚拟像素DP。与图3中的虚拟像素区域DA的左侧相邻地配置有上述的栅极线扫描电路。与图4中的虚拟像素区域DA的右侧相邻地配置有上述的栅极线扫描电路。后述的栅极线106沿X方向延伸，与沿X方向配置的像素PI和虚拟像素DP公共连接。多根栅极线106沿Y方向配置。另外，后述的信号线109沿Y方向延伸，与沿Y方向配置的像素PI公共连接。多根信号线109沿X方向配置。
[0076]如图5所示，通过沿X方向延伸的栅极线106及沿Y方向延伸的信号线109形成像素PI，信号线109经由薄膜晶体管116与像素电极114连接。半导体层104的一端经由接触孔CH1与信号线109连接，半导体层104的另一端经由接触孔CH2与金属电极108连接。金属电极108与像素电极114连接。像素PI为栅极线106的延伸方向(X方向)上的长度比信号线109的延伸方向(Y方向)上的长度短的矩形形状，但并不限定于此，也可以为栅极线106的延伸方向(X方向)上的长度比信号线109的延伸方向(Y方向)上的长度长的矩形形状。
[0077]如图6所示，半导体层104经由内涂层(undercoat) 103配置在玻璃基板101上。半导体层104及内涂层103