专利名称：基于现场可编程门阵列的转换装置的制作方法
技术领域：
本实用新型涉及音频技术领域，尤其涉及一种基于现场可编程门阵列(FPGA，Field Programmable Gate Array)的转换装置。
背景技术：
音响数据的采集、处理和传输是多媒体技术的重要组成部分。众多的数字音频系统已经进入消费市场，例如数字音频录音带、数字声音处理器。对于设备和生产厂家来说，标准化的信息传输结构可以提高系统的适应性。集成电路互连语音(I2S， Inter-IC Sound)总线是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，该总线专责于音频设备之间的数据传输，广泛应用于各种多媒体系统。它采用了沿独立的导线传输时钟与数据信号的设计，通过将数据和时钟信号分离，避免了因时差诱发的失真，为用户节省了购买抵抗音频抖动的专业设备的费用。 音频工程师协会/欧洲广播联盟(AES/EBU，Audio EngineeringSociety/EuropeanBroadcast Union)，现已成为专业数字音频较为流行的标准。大量民用产品和专业音频数字设备都支持AES/EBU标准，在很多场景中，需要将AES/EBU格式的音频信号转化为I2S格式。 现有技术中通常使用硬件芯片实现，如DIR 9001。 串行AES/EBU音频信号输入DIR 9001，经内部锁相环(PLL， Phase LockedLoop)与时钟解码器恢复出时钟，再送到分配器(Divider)，与晶振电路解码输出12S主时钟(MCK0)，位时钟(SCLK)，左右时钟(LRCK);数据(SDATA)由双向数据解码器解码，在由串行音频格式程序转换，按照12S格式输出得到。 在对现有技术的研究和实践过程中，发明人发现现有技术存在以下问题 用于转换的硬件芯片价格较贵，导致转换成本较高，浪费资源，且芯片功能是固定
的，灵活性较差。
实用新型内容本实用新型实施例要解决的技术问题是提供一种基于现场可编程门阵列的转换装置及现场可编程门阵列，可以使用现场可编程门阵列实现AES/EBU转I2S音频格式转换，以节省成本，且使用比较灵活。 本实用新型实施例提供了一种基于现场可编程门阵列的转换装置，包括锁相环、与所述锁相环连接的现场可编程门阵列； 音频工程师协会/欧洲广播联盟串行数据输入所述现场可编程门阵列后，配合所述锁相环分离所述音频工程师协会/欧洲广播联盟串行数据中的有效信号及辅助信号，在串行时钟下，顺序读入预定位数的数据，然后在并行时钟来临时，将预定位数的位数据并行读出，将读出的数据转换成集成电路互连语音音频格式，并进行并串转换，串行输出。[0011] 本实用新型实施例还提供了一种现场可编程门阵列，包括串/并转换器、过滤单元、存储单元、控制单元、并串数位转换格式单元、时钟分频器； 所述串/并转换器连接到所述过滤单元，所述音频工程师协会/欧洲广播联盟串
行数据输入所述串/并转换器后，所述串/并转换器将所述音频工程师协会/欧洲广播联
盟串行数据转换为并行数据发送到所述过滤单元，所述过滤单元通过外部锁相环进行同步
锁定，来分离并行数据中的有效信号跟辅助信号，并将过滤后的信息保存到所述存储单元，
控制单元接收所述锁相环输出的音频主时钟，所述控制单元对所述存储单元进行时钟控
制、集成电路互连语音时序控制、读取使能控制，所述控制单元向所述时钟分频器输出集成
电路互连语音主时钟，所述时钟分频器对所述集成电路互连语音主时钟进行分频输出位时
钟与左右时钟，所述并串数位转换格式单元读取所述存储单元中存储的过滤后的信息，将
所述过滤后的信息转换为串行数据放到集成电路互连语音格式的数据帧中输出。 由以上技术方案可以看出，由于可以使用现场可编程门阵列实现AES/EBU转I2S
音频格式转换，具有便宜，使用灵活等特点。
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。 图1为本实用新型实施例提供的基于现场可编程门阵列的转换装置的结构示意图； 图2为本实用新型实施例提供的串/并转换器的结构示意图； 图3为本实用新型实施例提供的并串数位转换格式单元的结构示意图。
具体实施方式下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。 本实用新型实施例提供了一种基于现场可编程门阵列的转换装置及现场可编程门阵列，可以节省成本，且使用比较灵活。 FPGA是一种含有可编辑元件的半导体设备，一种可供使用者程式化的逻辑门元件，且价格也比较便宜。 在本实用新型实施例提供的基于现场可编程门阵列的转换装置中，使用FPGA做为核心处理芯片，实现AES/EBU转I2S音频格式转换。 参考图l，本实用新型实施例提供的基于现场可编程门阵列的转换装置包括锁相环110、与锁相环连接的现场可编程门阵列120。 AES/EBU串行数据输入现场可编程门阵列120后，配合锁相环110分离AES/EBU串
行数据中的有效信号及辅助信号，在串行时钟下，顺序读入预定位数的数据，然后在并行时钟来临时，将预定位数的位数据并行读出，将读出的数据转换成I2S音频格式，并进行并串转换，串行输出。 其中预定位数可以根据实际情况设定，例如，10位(bit)，在串行时钟下，顺序读 入10bit数据，然后在并行时钟来临时，将此10bit数据并行读出。 进一步，现场可编程门阵列120中包括串/并转换器121、过滤单元122、存储单 元123、控制单元124、并串数位转换格式单元125、时钟分频器126。 串/并转换器121连接到过滤单元122，AES/EBU串行数据输入串/并转换器121 后，串/并转换器121将串行数据转换为并行数据，并行发送到过滤单元122，过滤单元122 通过锁相环110进行同步锁定，来分离AES/EBU并行数据中的有效音频信号，跟辅助信号。 过滤单元122当收到三个辅助数据标志(ADF， Auxiliary Data Field) (0X000， 0X3FF，0X3FF)，数据识别(DID) (0X2FF)同步头时，把AES/EBU音频组4byte保存到的20bit 有效音频信号，保存到存储单元123中。在过滤单元122收到ADF(0X000，0X3FF，0X3FF)， DID(0X1EF)时可以得到采样率(RATE)的b3位、b2位、bl位，可以得到相应的采样率 (48KHZ，44. 1KHZ，32KHZ)，发送RATE采样时钟(48KHZ，44. 1KHZ，32KHZ)到锁相环110，锁相 环110将外部输入的视频时钟与RATE采样时钟进行处理输出音频主时钟(MCLK)。 锁相环110输出的音频主时钟到控制单元124，控制单元124连接到时钟分频器 126、控制单元124进行时钟控制、I2S时序控制和存储单元123读取AES/EBU数据使能控 制。 把AES/EBU音频组4byte保存到的20bit有效信号，保存到存储单元123中时，存 储单元123写数据由过滤单元122控制，存储单元123读取数据由控制单元124控制。 时钟分频器126接收控制单元124输出的MCLK，对MCLK进行分频输出位时钟SCLK 跟左右时钟LRCK。分频的方法如下所述 以256采样频率(fs)格式为例MCLK/LRCK = 256(频率比)，位时钟SCLK为主 时钟MCLK频率的4分频，通过2bit计数器循环计数得到，计数范围为0-3，计数为0_1时 SCLK为低点平，2-3时为高电平；左右时钟LRCK为主时钟MCLK频率的256分频，通过8bit 计数器循环计数得到，计数范围为0-255，计数为0-127时LRCK为低点平，128-255时为高 电平。例如256fs采样率为48K的格式 MCLK = 12. 288Mhz ; SCLK = 12. 288Mhz/4 ;LRCK = 48Khz(12. 288Mhz/256)。 并串数位转换格式单元125根据I2S的位时钟SCLK来产生一个5bit计数器，计 数范围在0-31之间，I2S左右声道(Left/Right channel)总数据位为32，当计数到0时 读取存储单元123的AES/EBU的20bit并行音频数据，在计数器等于1_20时把AES/EBU的 20bit顺序放到12S格式的数据帧上，其它位添加默认值0，将并行数据转换为12S格式的 串行数据，并串数位转换格式单元125输出I2S格式的SDATA。 应用本实用新型实施例提供的基于现场可编程门阵列的转换装置，可以使用实现 AES/EBU转I2S音频格式转换，现场可编程门阵列比起现有技术中使用的芯片，具有便宜， 使用灵活等特点。 本实用新型实施例提供的现场可编程门阵列结构可参考图1中现场可编程门阵 列120，包括串/并转换器121、过滤单元122、存储单元123、控制单元124、并串数位转换格式单元125、时钟分频器126。 串/并转换器121连接到过滤单元122，音频工程师协会/欧洲广播联盟串行数据 输入串/并转换器121后，串/并转换器121将音频工程师协会/欧洲广播联盟串行数据 转换为并行数据发送到过滤单元122，过滤单元122通过外部锁相环进行同步锁定，来分离 并行数据中的有效信号跟辅助信号，并将过滤后的信息保存到存储单元123，控制单元124 接收外部锁相环输出的音频主时钟，控制单元124对存储单元123进行时钟控制、集成电路 互连语音时序控制、读取使能控制，控制单元124向时钟分频器126输出集成电路互连语 音主时钟，时钟分频器126对所述集成电路互连语音主时钟进行分频输出位时钟与左右时 钟，并串数位转换格式单元125读取存储单元123中存储的过滤后的信息，将所述过滤后的 信息转换为串行数据放到集成电路互连语音格式的数据帧中输出。 其中串/并转换器121的结构如图2所示，包括移位寄存器(Shift register) D01，移位寄存器D02，计数器(counter)D03。 以预订数值为10位为例，串行数据(Serial data)输入移位寄存器D01后，等待 计数器D03满10，移位寄存器D01将寄存的10Bit数据并行发送给移位寄存器D02，移位寄 存器D02将并行数据输出。 并串数位转换格式单元125的结构如图3所示，包括MUX U01，计数器U02。 计数器U02接收MCLK输入，连接到计数器U02 ; MUX U01读取并行数据，MUX U01在计数器U02等于1_20时把20bit的并行数据 顺序放到12S格式的数据帧上，其它位添加默认值0，将并行数据转换为12S格式的串行数 据输出。 以上对本实用新型所提供的一种基于现场可编程门阵列的转换装置进行了详细 介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的 说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人 员，依据本实用新型的思想，在具体实施方式
及应用范围上均会有改变之处，综上所述，本 说明书内容不应理解为对本实用新型的限制。
权利要求一种基于现场可编程门阵列的转换装置，其特征在于，包括锁相环电路、与所述锁相环电路连接的FPGA电路；音频AES/EBU串行数据输入所述FPGA电路后，配合所述锁相环电路分离所述音频AES/EBU串行数据中的有效信号及辅助信号，在串行时钟下，顺序读入预定位数的有效信号数据，然后在并行时钟来临时，将预定位数的有效信号数据并行读出，将读出的数据转换成I2S音频格式，并进行并串转换，串行输出。
2. 如权利要求1所述的基于现场可编程门阵列的转换装置，其特征在于，所述FPGA电路输出的采样时钟和外部视频时钟输入所述锁相环电路后由所述锁相环电路转换为音频主时钟输出。
3. 如权利要求2所述的基于现场可编程门阵列的转换装置，其特征在于，所述FPGA电路包括串/并转换器、过滤单元、存储单元、控制单元、并串数位转换格式单元、时钟分频器；所述串/并转换器连接到所述过滤单元，所述音频AES/EBU串行数据输入所述串/并转换器后，所述串/并转换器将所述音频AES/EBU串行数据转换为并行数据发送到所述过滤单元，所述过滤单元通过所述锁相环进行同步锁定，来分离并行数据中的有效信号跟辅助信号，并将过滤后的信息保存到所述存储单元，控制单元接收所述锁相环输出的音频主时钟，所述控制单元对所述存储单元进行时钟控制、I2S时序控制、读取使能控制，所述控制单元向所述时钟分频器输出I2S主时钟，所述时钟分频器对所述I2S主时钟进行分频输出位时钟与左右时钟，所述并串数位转换格式单元读取所述存储单元中存储的过滤后的信息，将所述过滤后的信息转换为串行数据放到I2S格式的数据帧中输出。
4. 如权利要求3所述的基于现场可编程门阵列的转换装置，其特征在于，所述串/并转换器包括移位寄存器，计数器；所述音频AES/EBU串行数据输入所述移位寄存器后，所述移位寄存器在所述计数器计数到预定数值时，将寄存的数据并行输出。
5. 如权利要求3所述的基于现场可编程门阵列S的转换装置，其特征在于，所述并串数位转换格式单元包括并串数位转换器，计数器；所述并串数位转换器读取所述存储单元中存储的过滤后的信息，在所述计数器等于预定数值时把读取到的信息顺序放到I2S格式的数据桢上，其它位添加默认值O，将并行数据转换为12S格式的串行数据输出。
专利摘要本实用新型公开了一种基于现场可编程门阵列的转换装置，包括锁相环、与所述锁相环连接的现场可编程门阵列；音频工程师协会/欧洲广播联盟串行数据输入所述现场可编程门阵列后，配合所述锁相环分离所述音频AES/EBU串行数据中的有效信号及辅助信号，在串行时钟下，顺序读入预定位数的数据，然后在并行时钟来临时，将预定位数的位数据并行读出，将读出的数据转换成集成电路互连语音音频格式，并进行并串转换，串行输出。一种现场可编程门阵列，其特征在于，包括串/并转换器、过滤单元、存储单元、控制单元、并串数位转换格式单元、时钟分频器。应用本实用新型可以使用现场可编程门阵列实现AES/EBU转I2S音频格式转换。
文档编号G10L19/14GK201449727SQ200920002729
公开日2010年5月5日 申请日期2009年1月20日 优先权日2009年1月20日
发明者何宏天 申请人:深圳市同洲电子股份有限公司