专利名称：一种iis设备控制器的制作方法
技术领域：
一种iis设备控制器
技术领域：
本实用新型涉及一种支持IIS设备的装置，特别涉及一种IIS设备控制器。
背景技术：
目前的IIS(Inter-IC Sound bus又称I2S，是菲利浦公司提出的串行数字音频总 线协议)设备控制器只具有双声道数据传输功能。如果要传输大于2.0声道的数据需要使 用多个IIS设备控制器，这样加大了成本。在2. 0声道的设备上，想发出大于2. 0声道音频 数据的声音，还需经软件进行混音。但是声道越多占用的软件系统资源越多，不适合应用在 大于2.0声道。
实用新型内容
本实用新型要解决的技术问题，在于提供一种IIS设备控制器，可支持大于2.0声 道音频数据的传输，且不占用软件系统资源。 本实用新型是这样实现的一种IIS设备控制器，包括一个FIFO、一 IIS时序发生 器、一寄存器以及一控制器，所述FIFO、运算器、IIS时序发生器顺次连接后，该FIFO、 IIS 时序发生器再分别连接至所述控制器，该控制器又与所述寄存器连接，其中还包括一运算 器，该运算器连接于所述FIFO和IIS时序发生器之间，且该运算器还连接至所述控制器。 所述运算器仅由两个16bit累加器和多个移位寄存器构成。 本实用新型的优点在于该IIS设备控制器可支持2. 0、2. 1、4. 1、5. 1、6. 1、7. 1声 道的IIS音频设备，具备将1.0、1. 1、2. 0、2. 1、4. 1、5. 1、6. 1、7. 1声道硬件混音成2. 0声道 的功能；且结构简单，与传统的IIS控制器相比，仅多增加了一个运算器，不占用软件资源。
下面参照附图结合实施例对本实用新型作进一步的说明。
图1是本实用新型的结构示意图。
具体实施方式
请参阅图1和图2所示，一种IIS设备控制器1，包括一个FIF011、一运算器12、一 IIS时序发生器13、一寄存器14以及一控制器15五个模块，所述FIF011、运算器12、IIS时 序发生器13顺次连接后，该FIF011、运算器12、IIS时序发生器13再分别连接至所述控制 器15，该控制器15又与所述寄存器14连接。所述FIF011和所述寄存器14均分别连接在 总线3上，连接到总线3上还有一系统处理器2及其它设备(未图示)，并且所述IIS时序 发生器13还连接外部IIS设备4。 上述各模块的功能如下 所述FIFOll :用于存储音频数据； 所述运算器12 :仅由两个16bit累加器121和多个移位寄存器122构成，用于对音频数据进行混音，混音运算需要用到两种算术，加法和除法，所述累加器121实现加法功 能，所述移位寄存器122实现除法功能。该运算器12仅由采用累加器121进行循环累加， 可以减小芯片面积，进而减少成本，而用移位寄存器122可以对2的整数倍的除数进行除法 运算，它的结构比除法器简单，同样可减小芯片面积，进而减少成本。 所述IIS时序发生器13 :将运算后的音频数据转成IIS总线时序，传给外部IIS设 备4; 所述寄存器14 :配置IIS控制器，存储IIS控制器的状态； 所述控制器15 :控制所有模块怎么工作。 本实用新型的工作流程为 步骤1、系统处理器2通过总线3把配置信写到寄存器14中，并启动控制器15 ; 步骤21、当FIF011处理低于半满状态时，通过总线3向系统处理器2发送一个请 求中断； 步骤22、系统处理器2收到中断后启动DMA向FIF011写数据； 步骤31、FIF011处理非空状态，运算器12从FIF011中读出各声道的数据，并进行
混音运算； 步骤32、 IIS时序发生器13从运算器12读出运算后的数据，并转成IIS总线时 序，由所述IIS时序发生器13传到外部的IIS设备4 ; 其中，当控制器15被启动时，步骤21和步骤22处于串行循环运行，步骤31和步 骤32两步处于串行循环运行，而步骤21和步骤22、步骤31和步骤32的处理是并行循环运 行。 本实用新型的IIS设备控制器可支持2.0、2. 1、4. 1、5. 1、6. 1、7. 1声道的IIS音频 设备，具备将1.0、1. 1、2.0、2. 1、4. 1、5. 1、6. 1、7. l声道硬件混音成2.0声道的功能；且结构 简单，与传统的IIS控制器相比，仅多增加了一个运算器，不占用软件资源。
权利要求一种IIS设备控制器，包括一个FIFO、一IIS时序发生器、一寄存器以及一控制器，所述FIFO、运算器、IIS时序发生器顺次连接后，该FIFO、IIS时序发生器再分别连接至所述控制器，该控制器又与所述寄存器连接，其特征在于还包括一运算器，该运算器连接于所述FIFO和IIS时序发生器之间，且该运算器还连接至所述控制器。
2. 如权利要求1所述的一种IIS设备控制器，其特征在于所述运算器仅由两个16bit 累加器和多个移位寄存器构成。
专利摘要本实用新型提供了一种IIS设备控制器，包括一个FIFO、一IIS时序发生器、一寄存器以及一控制器，所述FIFO、运算器、IIS时序发生器顺次连接后，该FIFO、IIS时序发生器再分别连接至所述控制器，该控制器又与所述寄存器连接，其特征在于还包括一运算器，该运算器连接于所述FIFO和IIS时序发生器之间，且该运算器还连接至所述控制器。
文档编号G10L21/00GK201509313SQ200920182880
公开日2010年6月16日 申请日期2009年9月15日 优先权日2009年9月15日
发明者洪锦坤 申请人:福州瑞芯微电子有限公司