用于溅镀张力氮化硅膜的系统和方法
【专利说明】用于溅镀张力氮化硅膜的系统和方法
[0001]本申请是申请号为200780007656.4、申请日为2007年3月7日、发明名称为“用于溅镀张力氮化硅膜的系统和方法”的发明专利申请的分案申请。
技术领域
[0002]本发明大体上涉及氮化硅膜的沉积，且更特定来说，涉及用于溅镀张力氮化硅膜的系统和方法。
【背景技术】
[0003]本节意在向读者介绍可能与下文描述且/或主张的本发明各个方面有关的技术的各个方面。相信此论述内容有助于向读者提供背景信息，以便于更好地理解本发明的各个方面。因此，应理解，应就此而论阅读这些陈述，而不作为对现有技术的承认。
[0004]如大多数人通常知道的那样，微处理器是在软件程序的控制下执行特定功能的本质上一般的装置，所述软件程序可存储在耦合到微处理器和/或其它外围装置的一个或一个以上存储器装置中。这些微处理器和存储器装置通常包含许多不同类型的集成电路，所述集成电路通常由一种或一种以上半导体材料制成。所述集成电路一起工作以使微处理器和/或存储器装置能够在电子装置内实行和控制各种功能。通常通过任何数目的合适的制造工艺将集成电路制造在半导体晶片表面上。这些制造工艺之一被称为“分层”。分层通常是指通过例如氧化的生长工艺或通过例如化学气相沉积(“CVD”)或还称为“溅镀”的物理气相沉积(“PVD”)的沉积工艺，向晶片的表面添加材料。
[0005]可向晶片表面添加的许多合适的层之一是氮化硅(“SiN”)膜。在集成电路的制造过程中，SiN膜有多种合适且有益的用途。举例来说，SiN膜可用于形成最终钝化层以覆盖完成的集成电路，以便保护下伏的集成电路及其组件。另外，SiN膜还可用作多金属化方案中的中间介电层，用作多晶硅与金属化层之间的绝缘物，用作掺杂势皇，用作扩散源，用作隔离区，且/或用作硅栅极结构的一部分。
[0006]对于多种应用，有益的是在室温下或约室温下沉积SiN膜，以使对SiN膜下面的任何金属层造成热相关损害的可能性减到最小。直到最近，用于沉积室温SiN膜的仅有的技术还只是经由效率相当低的CVD工艺。然而，新的发展已促进了使用PVD或溅镀来沉积SiN膜。在溅镀中，将工作气体(例如氩气)引入处理腔室中，所述处理腔室含有待分层的晶片和所需膜材料制成的平板(称为“目标”)。接着使用某种形式的电力来使工作气体的原子电离。接着，经电离的气体原子被吸引到目标。当经电离的气体原子撞击所述目标时，其从目标“击出(knock off)”原子。这些被击出的原子接着朝处理腔室的底部降落，在底部处所述原子沉积在晶片的表面上以产生膜。
[0007]然而不利的是，SiN膜的溅镀通常仍限于用压缩应力来溅镀SiN膜。如所属领域的技术人员将了解，在压缩应力下的膜具有负膜应力，且因此趋向于使集成电路的下伏层弯曲成凸起形状。然而，对于多种应用，张力SiN膜(具有趋向于使下伏层弯曲成凹入形状的正膜应力的SiN膜)将是有利的。举例来说，用张力SiN膜构造的负沟道金属氧化物半导体(“NMOS”)栅极结构的性能优于用压缩SiN膜构造的类似结构的性能。由此，将需要一种用于溅镀张力SiN膜的系统和方法。
【发明内容】
[0008]下文陈述在范围上与原始主张的发明相当的某些方面。应理解，呈现这些方面只是为了向读者提供对本发明可能采用的某些形式的简要概述，且这些方面无意限制本发明的范围。实际上，本发明可涵盖下文可能没有陈述的多个方面。
[0009]提供一种用于溅镀张力氮化硅膜的系统和方法。更具体来说，在一个实施例中，提供一种方法，其包括:将氮气引入处理腔室中，其中所述处理腔室包含包括硅的目标；将所述处理腔室放入金属区与中毒区之间的过渡区中；以及向所述目标施加电压。
【附图说明】
[0010]在阅读以下【具体实施方式】并参看附图之后，可明白本发明的优点，在附图中:
[0011]图1是根据本发明实施例的经配置以溅镀张力SiN膜的示范性处理腔室组合件的图；
[0012]图2是说明根据本发明实施例的示范性SiN磁滞曲线的曲线图；
[0013]图3是根据本发明实施例针对两种示范性处理腔室压力来说明氮气流量与SiN膜应力之间的关系的曲线图；
[0014]图4是根据本发明实施例针对处理腔室在金属区、过渡区和中毒区中的操作来说明处理腔室压力与SiN膜应力之间的关系的曲线图；以及
[0015]图5是说明用于溅镀张力SiN膜的示范性技术的流程图。
【具体实施方式】
[0016]下文将描述本发明的一个或一个以上特定实施例。为了提供对这些实施例的简明描述，在说明书中没有描述实际实施方案的所有特征。应了解，在对任何此类实际实施方案的开发中(如在任何工程或设计项目中)，必须作出大量的实施方案特有的决策以实现开发者的特定目标，例如与系统相关和业务相关约束的相符性，所述约束可能在实施方案之间变化。此外，应了解，此开发努力可能较复杂且耗时，但仍将是受益于本发明的所属领域的技术人员进行设计、制作和制造的例行程序。
[0017]本文所描述的实施例中的一者或一者以上是针对用于溅镀张力氮化硅(“SiN”)膜的系统和/或方法。更特定来说，在一个实施例中，将阈值量的氮气引入具有至少6.5毫托(“mT”)压力的处理腔室中。一旦氮气已经被引入且处理腔室压力被设定，就将电压施加到硅目标以便于张力SiN膜的溅镀。
[0018]最初参看图1，说明根据一个实施例的经配置以溅镀张力SiN膜的示范性处理腔室组合件的框图，并大体上用参考标号10来表示。组合件10可包含处理腔室12、电压源14、气体源16、可变闸阀18(也称为“节流阀”)以及低温栗20。在一个实施例中，处理组合件腔室10可以是由加利福尼亚州圣克拉拉的应用材料公司(Applied MaterialsCorporat1n)生产的Endura?系统的组件。然而在替代实施例中，处理腔室组合件10可以是另一合适的半导体处理系统的一部分或可以是独立的组合件。此外，将了解，不希望处理腔室组合件10的所说明的组件是排他性的。由此，在替代实施例中，在处理腔室组合件10中可包含其它合适的组件，且/或可省略或替换所说明的组件中的一者或一者以上。
[0019]处理腔室12还包含目标22。在一个实施例中，目标22包含硅或多晶硅制成的平面形平板，其可浸渍有较低含量的另一种物质(例如，硼)，以使目标的传导性足以进行溅镀。然而在替代实施例中，目标22可以是其它形状和/或由其它合适材料组成。在一个实施例中，娃或多晶娃平板安装在金属背衬板(metallic backing plate)(未图示)上，所述金属背衬板可耦合到电压源14，如所说明。如下文将更详细论述，在一个实施例中，电压源14可经配置以向金属背衬板施加DC电压，以便于溅镀来自目标22的硅原子。在替代实施例中，电压源14可包含脉冲DC电源。
[0020]处理腔室12还可包含排列在目标22周围和/或后方的磁体24。如所属领域的技术人员将了解，磁体24可经配置以捕捉和/或吸持在目标前方的电子，以增加处理腔室12内的溅镀的效率。磁体24允许以较低压力进行溅镀，这对于形成张力SiN膜可能是有利的。还将了解，尽管以单数形式描述磁体24，但在替代实施例中，任一合适数目的个别磁体可构成磁体24。此外，在其它替代实施例中，可从处理腔室12省略磁体24。
[0021]暗空间遮蔽物(dark space shield，“DSS”)26可排列在目标22的任一侧。此暗空间遮蔽物26与遮蔽物28组合可经配置以保护处理腔室12的内部，以免硅原子从目标22溅出。更具体来说，如所属领域的技术人员将了解，暗空间遮蔽物和遮蔽物28通常是从目标22接收溅出目标22的那些原子的可消耗组件，所述原子具有不会冲击位于处理腔室底部处的晶片30的轨迹。换句话说，当硅原子被击出目标22时，只有被击出原子的一个子集将被击出，使得其轨迹冲击晶片30。没有落在晶片30上的那些原子将终止于暗空间遮蔽物26或遮蔽物28上。最终，当足够的硅累积在暗空间遮蔽物26和遮蔽物28上时，可更换这些组件。以此方式，暗空间遮蔽物26和遮蔽物28保护处理腔室12的内部。
[0022]如图1中所说明，可包含娃晶片或其它合适半导体衬底的晶片30可摘置在基座32上。在各种实施例中，晶片30不附接到基座32，可夹持到基座32，或可以静电方式夹到基座32。
[0023]接下来看处理腔室组合件10的操作，气体源16可经配置以将例如氩气的工作气体供应到处理腔室12中。另外，气体源16还可将氮气引入处理腔室12中。如下文将进一步描述，引入的氮气允许形成SiN膜。在一个实施例中，工作气体和氮气两者的流动均可由质量流量控制器(mass flow controller，“MFC”)控制。此外，在一个实施例中，引入过程腔室12中的工作气体和氮气的量可以每分钟标准立方厘米(standard cubic centimetersper minute，“seem”)来测量。
[0024]一旦已将工作气体和氮气引入处理腔室12中，闸阀18就可经配置以将处理腔室设定在处理压力。举例来说，闸阀18可经配置以将处理腔室设定在或设定高于与过渡区相关联的压力阈值，如下文进一步描述。在一个实施例中，压力阈值大于或等于6.5毫托(“mT”)。然而将了解，阈值压力等级可视氮气和/或氩气的流速、腔室体积、抽吸速度、沉积速率等等而变化。在一个实施例中，可调节闸阀18的位置，以便于产生处于或高于腔室压力阈值的处理压力。然而将了解，在替代实施例中，可使用其它合适类型的抽吸装备来设定处理腔室12的压力。
[0025]当气体源16正在将氩气和氮气提供到处理腔室12中，且低温栗20正将腔室维持在高于6.5mT的压力时，电压源14可经配置以向目标22施加阴极电压。在一个实施例中，电压源14可包含脉