用于在外延生长室中使用的基座及保持晶圆的热传导块的制作方法

本发明涉及半导体领域，具体地，涉及用于在外延生长室中使用的基座及保持晶圆的热传导块。

背景技术：

外延生长步骤广泛应用于形成晶体管器件的多层或多结构。当在晶圆整个表面形成这种器件时，整个晶圆的温度分布能够影响外延层的生长速率。许多半导体工艺的一个常见的问题被称为“边缘效应”，即位于更靠近晶圆边缘的器件由于制造缺陷造成较差的成品率。由于接近晶圆边缘的生长速率变得更加剧烈，边缘效应在外延生长工艺中清楚地体现。这种效应随着晶圆尺寸的增加变得更加明显。为了抵消这种效应，在外延生长室中的不同热源可以通过更大的电流驱动，以试图“平稳”整个晶圆表面的温度分布。不幸的是，由于针对给定工艺调整热源输出，这种方案导致热源的寿命降低以及较长的生产时间。

技术实现要素：

根据本发明的一个方面，提供一种用于在外延生长室中使用的基座，基座包括：热传导主体，热传导主体配置成保持衬底，热传导主体包括：第一区域，第一区域从热传导主体的外部边缘朝向热传导主体的中央向内延伸第一宽度，第一区域具有第一高度；第二区域，第二区域从第一区域的内部边缘朝向热传导主体的中央向内延伸第二宽度，第二区域具有比第一高度低的第二高度；以及第三区域，第三区域从第二区域的内部边缘延伸至热传导主体的中央，其中，第二区域包括平行于衬底的底部表面的平坦表面，并且其中，衬底的底部表面的一部分安置在第二区域的平坦表面上。

根据本发明的另一方面，提供一种配置成保持晶圆的热传导块，块包括：第一区域，第一区域从块的外部边缘朝向块的中央向内延伸第一宽度，第一区域具有第一高度；第二区域，第二区域从第一区域的内部边缘朝向块的中央向内延伸第二宽度，第二区域具有比第一高度低的第二高度；以及第三区域，第三区域从第二区域的内部边缘延伸至块的中央，其中，第二区域包括平行于晶圆的底部表面的平坦表面，并且其中，晶圆的底部表面的一部分安置在第二区域的平坦表面上。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1a是根据一些实施例的示例性半导体器件结构的透视图。

图1b示出根据一些实施例的示例性晶体管区域的顶视图。

图2a和图2b是根据一些实施例的示例性晶体管区域的截面图。

图3a和图3b是根据一些实施例在形成掺杂的源极和漏极区域后的示例性晶体管区域的截面图。

图4是根据实施例的外延生长室的图示。

图5是例示横跨衬底的外延生长均匀性的图表。

图6是根据实施例的基座的截面图。

图7a和图7b示出了根据一些实施例的基座的自上而下视图。

图8是根据实施例例示横跨衬底的外延生长均匀性的图表。

具体实施方式

为了实施本发明的不同部件，以下公开提供了许多不同的实施例或示例。以下描述元件和布置的特定示例以简化本发明。当然这些仅仅是示例且并不打算限定。例如，以下描述中第一部件形成在第二部件上可包括其中第一部件和第二部件以直接接触形成的实施例，并且也可包括其中额外的部件形成在第一部件和第二部件之间的实施例，使得第一部件和第二部件不直接接触。另外，本发明可能在各个实施例中重复参考数字和/或字母。这种重复只是为了简明的目的且其本身并不指定各个实施例和/或所讨论的结构之间的关系。

进一步地，在本文中可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”、“顶部”、“底部”等的空间相对位置术语，以描述如图中所示的一个元件或部件与另一个(另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且因此可以对本文中使用的空间相对位置描述符作同样地解释。

此处使用的缩写“fet”指的是场效应晶体管。一种非常常见类型的fet是金属氧化物半导体场效应晶体管(mosfet)。历史上，mosfet为建立在诸如半导体晶圆的衬底的平坦表面中或上的平坦的结构。但半导体制造上的最新进展导致使用垂直结构。

术语“finfet”指的是形成在相对于晶圆的平坦表面垂直定向的鳍上的fet。

s/d指的是形成fet四个终端中的两个的源极/漏极结。

此处的词语“外延层”指的是单晶半导体材料的层或结构。同样地，此处的词语“外延生长”指的是单晶半导体材料的层或结构。缩略术语“epi”可以用于此处以代表“外延”。

词语“高k”指的是高介电常数。例如，高k指的是介电常数大于sio2的介电常数(即，大于3.9)。

此处使用的术语“垂直的”意思是垂直于衬底的表面。

概述

根据本公开的多个实施例提供将衬底保持在epi生长室中的基座的设计。根据实施例，基座设计为在基本上平滑和平坦的搁板区域上方支撑衬底，这样热量通过热传导传递进入衬底的边缘区域。这种使用传导的热量传递提供衬底表面上更均匀的热量分布，这改进了衬底表面外延生长层的生长分布。

在描述与基座设计相关的实施例之前，包括外延生长s/d区域的finfet制造工艺的实例通过图1至图3呈现，提供半导体器件在不同阶段包括finfet的不同视图。此处提供的制造工艺是示例性的，并且可以执行许多没有在这些附图中显示的其他的步骤。

图1a示出了根据一些实施例，半导体器件结构100的透视图。半导体器件结构100包括finfet器件结构。半导体器件结构100包括衬底102、多个鳍104、多个绝缘结构106以及设置在每个鳍104上的栅极结构108。栅极结构108可以包括栅极介电层115、栅电极层117和/或一个或多个额外层。硬掩模层120在栅电极层117上方。硬掩模层120用于图案化(例如通过蚀刻)栅极结构108。在一些实施例中，硬掩模层120由介电材料制成，例如氧化硅。图1a是在栅极结构108图案化(或形成)工艺之后的透视图。图1a仅显示一个栅极结构108。额外的栅极结构(未示出)与图1a显示的栅极结构108相似并平行于栅极结构108。

多个鳍104中的每一个包括源极区域110s和漏极区域110d，其中，源极或漏极部件形成在其中、其上和/或围绕鳍104。鳍104的沟道区域112位于栅极结构108之下。鳍104的沟道区域112具有如图1a显示的长度(栅极长度)l以及宽度(栅极宽度)w。在一些实施例中，长度(栅极长度)l在约10nm至约30nm的范围内。在一些其他的实施例中，栅极长度l在约3nm至约10nm的范围内。在一些实施例中，宽度(栅极宽度)w在约10nm至约20nm的范围内。在一些其他的实施例中，宽度(栅极宽度)w在约3nm至约10nm的范围内。在一些实施例中，从鳍104的顶部至栅极结构108的顶部测量出的栅极结构108的高度(栅极高度)hg在约50nm至约80nm的范围内。在一些实施例中，从绝缘结构106表面至鳍104的顶部测量出的鳍104的高度(鳍的高度)hf在约35nm至约60nm的范围内。

衬底102可以是硅衬底。或者，衬底102可以包括诸如锗的另一种基本半导体；包括炭化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；包括sige、gaasp、alinas、algaas、gainas、gainp和/或gainasp的合金半导体；或者他们的组合。在可选实施例中，衬底102是绝缘体上的半导体(soi)。

绝缘结构106由介电材料制成，并且可以由氧化硅、氮化硅、氮氧化硅、氟掺杂硅酸盐玻璃(fsg)、低k介电材料和/或其他合适的绝缘材料形成。绝缘结构106可以是浅沟槽隔离(sti)部件。在一个实施例中，绝缘结构为sti部件并且通过在衬底102中蚀刻沟槽形成。沟槽然后可以通过绝缘材料填充，随后化学机械抛光(cmp)。其他用于绝缘结构106和/或翅片结构104的制造技术也是可能的。绝缘结构106可以包括多层结构，例如，包括一层或多层衬垫层。

翅片结构104可以提供一个或多个器件形成的有源区域。在一个实施例中，晶体管器件的沟槽区域112在鳍104中形成。鳍104可以包括硅或诸如锗的另一种基本半导体；包括炭化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；包括sige、gaasp、alinas、algaas、gainas、gainp和/或gainasp的合金半导体；或者他们的组合。鳍104可以使用包括光刻和蚀刻工艺的合适的工艺制造。光刻工艺可以包括在衬底上(例如，在硅层上)形成光刻胶层(抗蚀剂)，曝光抗蚀剂以图案化，执行曝光后烘焙工艺；以及显影抗蚀剂以形成包括抗蚀剂的掩模元件。当蚀刻工艺形成进入绝缘结构106的凹口时，掩模元件可以用于保护衬底的区域，留下突出的鳍。凹口可以使用反应离子刻蚀(rie)和/或其他合适的工艺进行蚀刻。在衬底102上形成鳍104的方法的许多其他的实施例可以是合适的。

栅极结构108可以包括栅极介电层115、栅电极层117和/或一个或多个额外层。在一个实施中，栅极结构108为牺牲栅极结构，例如在用于形成金属栅极结构的置换栅极工艺中形成。在一个实施例中，栅极结构108包括多晶硅层(如栅电极层117)。

在一个实施例中，栅极结构108可以是金属栅极结构。金属栅极结构可以包括边界层、栅极介电层、功函数层、填充金属层和/或其他用于金属栅极结构的合适的材料。在其他实施例中，金属栅极结构108可以进一步包括保护层、蚀刻停止层和/或其他合适的材料。边界层可以包括诸如氧化硅层(sio2)或氮氧化硅(sion)的介电材料。边界介电层可以由化学氧化、热氧化、原子层沉积(ald)，化学汽相沉积(cvd)和/或其他合适的形成工艺形成。

可以包括在栅极结构108中的典型的p型功函数金属包括tin、tan、ru、mo、al、wn、zrsi2、mosi2、tasi2、nisi2、wn、其他合适的p型功函数材料，或它们的结合组合。可以包括在栅极结构108中的典型的n型功函数金属包括ti、ag、taal、taalc、tialn、tac、tacn、tasin、mn、zr、其他合适的n型功函数材料，或它们的结合。功函数值与功函数层的材料成分有关，并且因此，可以选择第一功函数层的材料以调节它的功函数值，以便在将在各自区域中形成的器件中实现所需的阈值电压vt。功函数层可以通过cvd、物理汽相沉积(pvd)和/或其他合适的工艺沉积。填充金属层可以包括al、w或cu和/或其他合适的材料。填充金属可通过cvd、pvd、电镀和/或其他合适的工艺形成。填充金属可以设置在功函数金属层上方，从而填充在由移除牺牲栅极结构形成的沟槽或开口的剩余部分中。

以上描述的半导体器件结构100包括鳍104和栅极结构108。半导体器件结构100需要额外的工艺以形成诸如轻掺杂漏极(ldd)区和掺杂源极/漏极结构的晶体管利用结构100的不同部件。ldd区域与沟道区域相邻并且在隔片下方。术语ldd区域用于描述与源极和漏极区域均相邻的轻掺杂区域。

图1b是根据一些实施例，由图1a中的鳍104形成的晶体管区域150的俯视图，并且由与绝缘结构106的顶部表面118水平的表面呈现。晶体管区域150包括分别与图1a中掺杂源极区域110s和掺杂漏极区域110d在表面118处具有相同截面的掺杂源极区域110s’以及掺杂漏极区域110d’。

晶体管区域150还包括沟道区域112，该沟道区域112为鳍104的一部分，并且由栅极结构108在如图1a显示的三个方向上环绕。沟道区域112具有长度(栅极长度)l以及宽度(栅极宽度)w。晶体管区域150还包括栅极介电层115和栅电极层117。图1b显示位于源极区域110s和沟道区域112之间，并且位于漏极区域110d与沟道区域112之间的ldd区域113。ldd区域113具有宽度w和由隔片111的宽度限定的长度ls。图1b通过虚线显示了另一个栅极结构108。这另一个栅极结构108描述为与栅极结构108相似并平行于栅极结构108，并且在图1a中未显示。在一些实施例中，ls在约5nm至约10nm的范围内。

图2a和2b是根据一些实施例，晶体管区域150在凹口127形成以后的截面图。在p型沟道器件的源极和漏极区域形成凹口之前，可以使用光刻工艺覆盖衬底102上的诸如n型沟道器件区域的其他区域以通过光致抗蚀剂防止蚀刻。其结果是，在蚀刻工艺后并在下一步操作之前需要抗蚀剂移除工艺。需要额外的清洗过程以确保在衬底上没有遗留残余的抗蚀剂。

图2a是根据一些实施例，按照图1a中示出的截面131显示的两个相邻的栅极结构108。如上文所提到的，还具有与图1a中显示的栅极结构108相似和平行的额外的栅极结构。图2a显示了形成在鳍104上并且被凹口127分开的两个相邻的栅极结构108，该栅极结构108通过蚀刻图1a中的源极/漏极区域110d和110s形成。为了简单地讨论，我们制定指定127为形成凹口的漏极区域(110d)。每个栅极结构108包括栅电极层117和栅极介电层115。根据一些实施例，硬掩模层120形成在栅电极层117上方。硬掩模层120用于辅助栅极结构108的图案化。在一些实施例中，硬掩模层120的厚度h1在约70nm至约100nm的范围内。栅电极层117的厚度h2在约80nm至约100nm的范围内。栅极介电层115的厚度h3在约2nm至约5nm的范围内。在图2a中显示的沟道长度l与栅极结构108的栅电极层117的宽度相等。在图2a中还可以注意到，沟道区域112直接位于栅极结构108下方。虚线118表示绝缘区域106表面的平面。

图2a还显示了紧邻栅极结构108形成的间隔件111。根据一些实施例，间隔件111包括偏移间隔层116以及主间隔层125。在相邻的栅极结构108之间具有凹口127。凹口127在绝缘结构106的表面108以下的深度hr在约10nm至约20nm的范围内。凹口127可以形成为具有有角的或圆形的底部。

图2b是根据一个实施例，按照图1a中示出的截面132显示的晶体管区域150的截面图。图2b显示在两个相邻的形成凹口的鳍104中的凹口127通过绝缘结构106彼此分开。两个相邻的形成凹口的鳍104中的每一个在两侧具有绝缘结构106。在一些实施例中，在两个相邻的凹口127之间的距离w1在约10nm至约20nm的范围内。

根据一些实施例，在图2的操作206中，在凹口127形成以后，外延层在凹口127中生长，以分别形成掺杂源极和漏极区域110d’和110s’。掺杂源极和漏极区域110d’和110s’位于紧邻在沟道区域112和源极/漏极区域110d’、110s’之间的ldd区域113的位置。掺杂源极和漏极区域110d’、110s’中的掺杂剂可以通过退火扩散进入并掺杂ldd区域113。为了掺杂ldd区域113，掺杂源极和漏极区域110d’、110s’的掺杂剂浓度需要比ldd区域113需要的掺杂剂浓度高得多。例如，如果ldd区域133中的p型掺杂剂的掺杂剂水平(或浓度)等于或大于约1e20atoms/cm³，掺杂源极和漏极区域的掺杂剂浓度应该等于或大于约3e20atoms/cm³。

在一些实施例中，填充凹口127以形成掺杂源极和漏极区域110d’、110s’的外延材料为含硅材料215。在一些实施例中，外延生长的含硅材料215由至少重复一次的外延沉积/部分蚀刻工艺形成。这样的重复的沉积/部分蚀刻工艺也称为循环沉积蚀刻(cde)工艺。

根据一些实施例，含硅材料215的沉积包括原位掺杂含硅材料215.例如，可以使用n型掺杂前体(例如磷化氢(ph3)和/或其他的n型掺杂前体)形成n沟道晶体管。通过使用原位掺杂工艺，含硅材料215掺杂剂浓度(或水平)可以理想地控制和实现。在一些实施例中，含硅材料215可以是掺杂磷的n型掺杂硅层(si:p)。在一些实施例中，含硅材料215可以是掺杂磷和碳的n型掺杂硅层(si:cp)。碳能够阻碍磷从含硅材料215向外扩散。在一些实施例中，碳掺杂剂的浓度在约0.1％至约5％(原子百分比)范围内。还可以包括其他类型的掺杂剂，包括本领域技术人员已知的用于形成p沟道晶体管的各种掺杂前体和掺杂剂。

在一些实施例中，含硅材料215可以通过cvd(例如，低压cvd(lpcvd)、原子层cvd(alcvd)、超高真空(uhvcvd))、减压cvd(rpcvd)、任意合适的cvd)、分子束外延(mbe)工艺、任意合适的外延工艺、以及它们的结合形成。

在凹口127中的含硅材料215是外延的。沉积工艺在凹口127中形成含硅材料的薄外延层，并且在非晶表面形成非结晶的含硅材料。蚀刻(或部分蚀刻)工艺移除非结晶的含硅材料以及凹口127中含硅材料的一部分。剩余的含硅材料215在每个凹口127中形成。

在一些实施例中，蚀刻工艺可以使用包括氯化氢(hcl)、氯气(cl2)、其他合适的蚀刻气体中的一种和/或它们的任意组合的蚀刻气体。蚀刻工艺可以以高于外延的含硅材料215的移除速率的速率移除在非晶表面上方的非结晶的含硅材料。因此，在cde循环以后，只有外延薄膜保留在衬底表面。外延沉积/部分蚀刻工艺重复多次，直至达到所需的厚度。作为结果，这样的重复的沉积/部分蚀刻工艺称为循环沉积蚀刻工艺。

图3a和图3b显示了根据一些实施例，通过如上所述的cde工艺形成的掺杂漏极区域110d’的截面图。外延si的生长速率取决于晶体取向。在封闭封装平面上生长速率更慢。掺杂漏极区域110d’由掺杂含硅材料215支撑，掺杂含硅材料215还形成了掺杂源极区域110s’(在图3a和图3b中未显示)。在一些实施例中外延的含硅材料215的总厚度ht在约40nm至约50nm的范围内。在一些实施例中，掺杂漏极区域110d’在位于沟道区域112和栅极介电层115之间的表面216上方的的高度(或厚度)h4在约2nm至约10nm的范围内。在一些实施例中，掺杂漏极区域110d’在表面118上方的高度(或厚度)hsd在约35nm至约45nm的范围内。根据一些实施例，在两个相邻的掺杂漏极区域110d’之间的最短距离在约5nm至约20nm的范围内。掺杂源极区域110s’类似于掺杂漏极区域110d’。上述对于掺杂漏极区域110d’的描述也适用于掺杂源极区域110s’。

图4是描绘可以实现本公开实施例的外延生长室400示例的零件的框图。外延生长室400可以用于生长含硅材料215的外延材料。应该可以理解，外延生长室400的零件没有按比例绘制。本领域技术人员可以意识到，为了清晰起见，很多其他的可以包含在外延生长室400中的零件在此处没有被包括。

图4中的外延生长室400可以用于执行使用化学汽相沉积(cvd)工艺的材料的外延生长。外延生长室400包括限定主室401的壳体402、气体入口404以及气体出口406。气体入口404可以代表一个或多个设计用于将载体和/或活性气体引入主室401的带阀的入口。气体出口406提供在主室401中的任意气体排出的路径。

在主室401中，基座408可以用于保持衬底412。基座408可以是能够吸收电磁能量并将能量转化为热量的任意材料。在一个示例中，基座408包括石墨。基座408的主体可以热传导，并且可以构造为能够支撑衬底412的形状。

主室401还包括加热元件410a-410d。每个加热元件410a-410d可以被放置为彼此具有一定距离并且定位，这样所产生的热量朝向衬底412集中。通过入口404引入的气体的加热在整个衬底412暴露表面上引起外延生长。

外延含硅材料215的高度ht可以根据半导体器件结构100的位置而变化。例如，当用于含硅材料215的外延生长工艺在外延生长室400内发生时，半导体器件结构100在衬底412表面上的位置可以影响外延含硅材料215的最终高度ht。图5是显示沿横跨衬底直径的点截取的诸如含硅材料215的外延生长结构的测量高度的曲线图。在这个示例中，外延生长在约635℃执行，并且衬底为12英寸硅晶圆。并且，在这个示例中，外延材料可以包括硅和锗的一些结合。外延材料通过硼p掺杂。

从图5中可以看出，外延生长结构的高度在晶元的中央(从测量点17-33)相当一致。然而，外延生长结构的高度增长约25nm，然后由于在任意方向靠近衬底的边缘，急剧下降将近50-60nm。这种效应由于在外延生长工艺过程中，衬底上的温度不均匀而发生。

根据一个实施例，在外延生长工艺过程中，通过改变基座408的设计可以达到更均匀的温度分布。图6是根据一个实施例，设计以在衬底412表面达到更好的温度分布的基座600的截面图。

基座600包括具有由字母a-c表示的三个区域的主体602。主体602可以是任意具有吸收电磁辐射和散发热量能力的导热材料。主体602的材料的示例包括陶瓷和金属。在另一个实施例中，主体602由石墨制成。主体602可以包括碳化硅(sic)表面涂层。每个区域的分界线是虚构的，并且在图6中使用虚线标记。第一区域“a”从主体602的外部边缘603向内朝向主体602的中央610延伸，并且具有宽度wa。区域“b”从区域“a”的内部边缘向内朝向主体602的中央610延伸，并且具有宽度wb。区域c从区域“b”的内部边缘向内朝向主体602的中央610延伸，并且具有总宽度wc。

根据一个实施例，区域“a”表示基座600的最外部区域，并且还具有在不同区域中的最大高度ha。根据一个实施例，区域“b”包括衬底412所倚靠的基本上平滑并平坦的表面604。区域“b”的高度hb小于区域“a”的高度ha。表面604可以包括涂层以促进附着力并降低衬底412的滑动。例如，表面604可以包括碳化硅涂层。

通过将衬底412的边缘倚靠在基本平坦的表面604上，热量通过传导传输至衬底412的边缘区域。这种设计有助于降低“边缘效应”，并且在晶元上产生更均匀的温度分布。

根据一个实施例，区域“c”包括倾斜表面608，该倾斜表面608的高度沿朝向中央610的方向降低。倾斜表面608具有总高度hc。区域c还包括存在于衬底412下部表面与倾斜表面608之间的口袋区域606。包括口袋区域606可以在衬底412下方提供空位，这可以进一步提升衬底412上温度的均匀性。口袋区域606具有在倾斜表面608的中央610与衬底412底部表面之间的深度hp。由于具有处于平坦表面604上的衬底412的设计，深度hp可以减小。在一个实施例中，在区域“c”中可以存在穿过主体602的孔，以允许其他从口袋区域606中逸出。在另一个示例中，气体可以通过孔穿过在区域“c”中的主体602被抽入口袋区域606。

以下基座600中的不同尺寸的值作为示例被提供。区域“a”的宽度wa可以在约20mm至约80mm的范围内。区域“b”的宽度wb可以在约1mm至约40mm的范围内。宽度wb可以为10mm。宽度wc可以在约80mm至约300mm的范围内，或者在约260mm至约300mm的范围内。高度ha可以在约2.8mm至约4.8mm的范围内。高度hb可以在约1.6mm至约3.6mm的范围内。高度hc可以在约0.1mm至约5mm的范围内。口袋深度hp可以在约0.05至约0.4的范围内。

图7a和7b示出根据一些实施例，基座600的俯视图。图7a示出不具有衬底的基座600的俯视图，而图7b示出了具有放置在区域“b”中的表面604上的衬底412的基座600。根据一个实施例，每个区域a-c限定绕中央610的同心圆。

图8是显示外延生长结构(例如半导体器件结构100的含硅材料215)沿衬底直径截取的点的测量高度的另一个曲线图。实验条件与测量图5显示的高度的条件相似，除了测量并绘制在图8中的高度来自在外延生长工艺过程中倚靠在图6示出的基座上的衬底。可以看出，在晶圆边缘的外延生长结构的高度没有像如图5显示的高度下降的一样多。这在外延生长的均匀性上的改善可以归因于上文描述的基座设计的改进。

应该理解，尽管主体602保持衬底412的设计是在用于在epi生长系统的基座的背景下被描述，这种设计并不仅仅限于外延生长的应用。主体602可以用于在不同应用各种的任意导热块。

除了提升衬底表面外延生长的均匀性以外，改进的基座设计还具有很多优点。改进的基座设计在衬底加热的过程中促进更好的热稳定性，并且由于不再需要调整方法以弥补不均匀的温度分布，可以减少加工时间。由于不再需要以较高的电流驱动某些热源以弥补不均匀的温度分布，改进的基座设计还可以增加在epi生长室中使用的加热源的寿命。使用改进的基座设计导致衬底上更高的器件产量以及在衬底上图案化的晶体管更均匀的器件特性。

在一个实施例中，用于外延生长室的基座包括设计以保持衬底的热传导主体。热传导主体包括第一区域、第二区域以及第三区域。第一区域从热传导主体的外部边缘朝向热传导主体的中央向内延伸第一宽度，第一区域具有第一高度。第二区域从第一区域的内部边缘朝向热传导主体的中央向内延伸第二宽度，第二区域具有比第一高度低的第二高度。第三区域从第二区域的内部边缘延伸至热传导主体的中央。第二区域包括基本上平行于衬底的底部表面的平坦表面，并且衬底的底部表面的一部分倚靠在第二区域的平坦表面上。

在另一个实施例中，热传导块被设计为保持晶圆，并且包括第一区域、第二区域以及第三区域。第一区域从块的外部边缘朝向块的中央向内延伸第一宽度，第一区域具有第一高度。第二区域从第一区域的内部边缘朝向块的中央向内延伸第二宽度，第二区域具有比第一高度低的第二高度。第三区域从第二区域的内部边缘延伸至块的中央。第二区域包括基本上平行于晶圆的底部表面的平坦表面，并且衬底的底部表面的一部分倚靠在第二区域的平坦表面上。

根据本发明的一个方面，提供一种用于在外延生长室中使用的基座，基座包括：热传导主体，热传导主体配置成保持衬底，热传导主体包括：第一区域，第一区域从热传导主体的外部边缘朝向热传导主体的中央向内延伸第一宽度，第一区域具有第一高度；第二区域，第二区域从第一区域的内部边缘朝向热传导主体的中央向内延伸第二宽度，第二区域具有比第一高度低的第二高度；以及第三区域，第三区域从第二区域的内部边缘延伸至热传导主体的中央，其中，第二区域包括平行于衬底的底部表面的平坦表面，并且其中，衬底的底部表面的一部分安置在第二区域的平坦表面上。

根据本发明的一个实施例，第二宽度在1mm至40mm之间。

根据本发明的一个实施例，第三区域包括倾斜表面，倾斜表面的高度从第二区域的内部边缘至热传导主体的中央减小。

根据本发明的一个实施例，衬底的底部表面与热传导主体的中央处的倾斜表面之间的距离在0.05mm至0.4mm之间。

根据本发明的一个实施例，倾斜表面的高度在0.1mm至5mm之间。

根据本发明的一个实施例，热传导主体包括石墨，并且其中，第二区域的平坦表面包括包含碳化硅的涂层。

根据本发明的另一方面，提供一种配置成保持晶圆的热传导块，块包括：第一区域，第一区域从块的外部边缘朝向块的中央向内延伸第一宽度，第一区域具有第一高度；第二区域，第二区域从第一区域的内部边缘朝向块的中央向内延伸第二宽度，第二区域具有比第一高度低的第二高度；以及第三区域，第三区域从第二区域的内部边缘延伸至块的中央，其中，第二区域包括平行于晶圆的底部表面的平坦表面，并且其中，晶圆的底部表面的一部分安置在第二区域的平坦表面上。

根据本发明的一个实施例，第二宽度在1mm至40mm之间。

根据本发明的一个实施例，第三区域包括倾斜表面，倾斜表面的高度从第二区域的内部边缘至块的中央减小。

根据本发明的一个实施例，晶圆的底部表面与块的中央处的倾斜表面之间的距离在0.05mm至0.4mm之间。

根据本发明的一个实施例，倾斜表面的高度在0.1mm至5mm之间。

根据本发明的一个实施例，第二区域包括石墨，并且其中，第二区域的平坦表面包括包含碳化硅的涂层。

应该可以理解，实施例部分而不是摘要部分旨在揭示权利要求。摘要部分可以具有一个或多个实施例，但不包括本发明由发明人构想的所有示例性实施例，并且因此，并不旨在以任何方式限制本公开的附加的权利要求。

上述具体实施例的描述充分揭示本发明的一般性质，并且其他的可以通过应用本领域的公知常识很容易地修改和/或适用于各种具体实施方式，而无需过度实验，并且无需背离本公开的内容。因此，基于此处呈现的启示和教导，这样的使用和修改意在在公开实施例等效的手段和范围之内。应该可以理解，此处的词语或术语是意在描述而不是限制，这样本说明书中的词语或术语可以由本领域技术人员根据其启示和教导解释。

本发明的广度和范围不应该被以上描述的示例性实施例所限制，而是应该仅仅根据以下权利要求和其等效物限定。