用于半导体再生长的方法与流程

本申请是于2012年12月14日提交的申请号为201210546096.2，名称为“用于半导体再生长的方法”的分案申请。本申请要求以下临时提交的美国专利申请的优先权：2011年12月28日提交的、申请号为61/580,939、名称为“pre-cleanforsigeepitaxyinacmosprocessandresultingstructures”的申请，该申请在此通过引用并入本文。

本发明涉及半导体技术领域，更具体地，涉及用于半导体再生长的方法。

背景技术：

金属氧化物半导体(mos)晶体管的速度与mos晶体管的驱动电流密切相关，驱动电流还与电荷的迁移率紧密相关。例如，当nmos晶体管的沟道区中电子迁移率高时，nmos晶体管具有高驱动电流，而当pmos晶体管的沟道区中空穴迁移率高时，pmos晶体管具有高驱动电流。

锗是公知的半导体材料。锗的电子迁移率和空穴迁移率大于硅的电子迁移率和空穴迁移率，硅是集成电路形成中最常用的半导体材料。因此，锗是用于形成集成电路的极好材料。然而，在过去，由于硅的氧化物(氧化硅)较易用于mos晶体管的栅极介电层，因而硅较受欢迎。通过热氧化硅衬底能够很方便地形成mos晶体管的栅极介电层。另一方面，锗的氧化物是溶于水的，因此不适于形成栅极介电层。

然而，随着高k电介质材料在mos晶体管的栅极介电层中的使用，由氧化硅提供的便利性不再是最大优点，因此锗被重新考虑用于mos晶体管的形成。

为改善硅锗或者锗薄膜的质量开发出了半导体再生长技术。半导体再生长工艺之一包括在半导体衬底上均厚沉积位错阻止掩模，并且在位错阻止掩模中形成开口直到通过该开口暴露出半导体衬底。然后，实施再生长以在开口中形成再生长区。开口的再生长区由半导体材料(例如，锗或者硅锗)形成。尽管总的来说改善了均厚形成的薄膜(由与再生长区相同的材料形成)上方的再生长区的质量，然而仍然观察到诸如位错的缺陷。

技术实现要素：

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种方法，包括：

对第一半导体区的表面实施处理，其中使用工艺气体实施所述处理，所述工艺气体包括：含氧气体；和能够蚀刻所述第一半导体区的蚀刻气体；以及

实施外延以在所述第一半导体区的所述表面上生长第二半导体区。

在可选实施例中，所述含氧气体从基本上由氧气(o2)、臭氧(o3)以及它们的组合所组成的组中选择。

在可选实施例中，所述含氧气体包括o2。

在可选实施例中，所述蚀刻气体包括cf4。

在可选实施例中，所述第一半导体区是半导体衬底的部分，以及所述方法进一步包括蚀刻所述半导体衬底以形成凹槽，其中所述表面在所述凹槽中。

在可选实施例中，所述方法进一步包括：在实施所述外延的步骤之前以及在实施所述处理之后，对所述第一半导体区的所述表面实施清洁。

在可选实施例中，所述处理包括等离子体处理。

根据本发明的另一个面，还提供了一种方法，包括：

蚀刻半导体衬底以形成凹槽，其中，所述半导体衬底包括位于所述凹槽中的顶面；

对所述顶面实施处理，其中使用工艺气体实施所述处理，所述工艺气体包括：含氧气体；和能够蚀刻所述半导体衬底的蚀刻气体；

在所述处理之后，对所述顶面实施清洁；以及

在所述处理之后，实施外延以在所述凹槽中生长半导体区。

在可选实施例中，所述方法进一步包括：形成从所述半导体衬底的顶面延伸入所述半导体衬底中的浅沟槽隔离(sti)区，其中在蚀刻所述半导体衬底的步骤期间，蚀刻所述半导体衬底位于所述sti区的相对侧壁之间的部分以形成凹槽；以及在实施所述外延的步骤之后，对所述sti区开槽。

在可选实施例中，所述方法进一步包括：在蚀刻所述半导体衬底的步骤之前，在所述半导体衬底上方形成栅极堆叠件；以及在所述栅极堆叠件的相对侧上形成间隔件，其中使用所述间隔件作为蚀刻掩模实施所述蚀刻的步骤，并且其中所述半导体区形成所述晶体管的源极和漏极应激源区。

在可选实施例中，所述含氧气体包括氧气o2，并且所述蚀刻气体包括cf4。

在可选实施例中，使用包括稀释的hf溶液实施所述清洁。

在可选实施例中，o2的流速与cf4和o2的总流速的流速比大于大约1％。

在可选实施例中，所述处理包括等离子体处理。

根据本发明的又一个方面，还提供了一种方法，包括：

形成从硅衬底的顶面延伸入所述硅衬底中的浅沟槽隔离(sti)区；

蚀刻所述硅衬底位于所述sti区的相对侧壁之间的部分以形成凹槽，其中所述硅衬底包括位于所述凹槽中的顶面；

对所述顶面实施处理，其中使用包括cf4和o2的工艺气体来实施所述处理；

在所述处理之后，对所述硅衬底的所述顶面实施清洁；以及

实施外延以在所述凹槽中生长含锗半导体区，其中所述含锗半导体区自所述凹槽中的所述顶面生长。

在可选实施例中，o2的流速与cf4和o2的总流速的流速比大于大约1％。

在可选实施例中，所述处理包括等离子体处理。

在可选实施例中，在所述处理期间，所述硅衬底被加热到在大约150℃和大约300℃之间的温度。

在可选实施例中，所述方法进一步包括形成鳍式场效应晶体管(finfet)，包括：在所述外延之后，对所述sti区开槽，其中位于被开槽的sti区上方的含锗半导体区的顶部形成鳍状件；在所述鳍状件的侧壁和顶部上形成栅极介电层；以及在所述栅极介电层上方形成栅电极。

在可选实施例中，使用稀释的hf溶液实施所述清洁。

附图说明

为更完整地理解实施例及其优点，现将结合附图所进行的以下描述作为参考，其中：

图1至图5是根据一些示例性实施例的制造半导体鳍状件和鳍式场效应晶体管(finfet)的中间阶段的剖视图；以及

图6至图8是根据一些示例性实施例的制造平面晶体管的中间阶段的剖视图。

具体实施例

下面详细讨论本发明实施例的制造和使用。然而，应当理解所述实施例提供了可在各种具体环境中实现的可应用的发明概念。所述的具体实施例是示例性的，并不用于限制本发明的范围。

根据各种示例性实施例提供了再生长半导体区的方法。示出了根据一些实施例的实施再生长的中间阶段。讨论了实施例的变化。贯穿各个视图和示例性实施例，相似的标号用于指示相似元件。

参照图1，提供了衬底20。衬底20可以为半导体衬底，并可进一步是硅衬底。诸如浅沟槽隔离区(sti)22的隔离区形成在衬底20中。可通过对半导体衬底20开槽来形成开口，然后用介电材料填充开口来形成sti区22。然后实施化学机械抛光(cmp)来去除介电材料的过量部分，剩下的部分便是sti区22。

sti区22包括两个相邻区，它们具有相对的侧壁。两个相邻区可以是间隔开的区域，或者可以是连续区域的部分，连续区域的部分在一些实施例中可形成sti环。衬底20的部分20’位于两个相邻的sti区22之间，并且与两个相邻的sti区22邻接。衬底部分20’的宽度w可以很小。在一些示例性实施例中，宽度w小于大约50nm。应当理解，整个说明书中详述的尺寸仅是示例性的，并且可被改变成不同的值。

参照图2，至少衬底部分20’的上部被去除，从而形成凹槽24。在一些实施例中，凹槽24的底部高于sti区22的底面。在可选的实施例中，凹槽24的底部(如虚线所示)可基本上与sti区22的底部齐平或者低于sti区22的底部。

参照图3，实施表面处理以处理衬底20的暴露表面20a，其中，表面20a在凹槽24内。可以在能够具有真空环境的腔室(未示出)中实施表面处理。处理的工艺气体包括可同时使用的含氧气体和蚀刻气体。蚀刻气体具有蚀刻衬底20的功能。在一些实施例中，含氧气体包括氧气(o2)、臭氧(o3)或者它们的组合。蚀刻气体可包括含氟气体，例如，cf4。在可选的实施例中，蚀刻气体包括含氯气体，例如，hcl。在处理期间，流速比，即含氧气体的流速与含氧气体和蚀刻气体的总流速的比值，可大于大约0.01。流速比还可在大约0.01和大约0.9999之间，大约1％和大约99％之间，或者在大约0.99和大约0.995之间。含氧气体和蚀刻气体的总压力在大约1毫托(mtorr)和大约750托(torr)之间。在一些示例性实施例中，所述处理包括等离子体处理，其中相应的射频(rf)功率可以在大约1,100瓦(watt)和大约1,500瓦(watt)之间。在处理期间，衬底20可被加热至在大约150°和大约300℃之间的温度。处理可以持续在大约10秒和大约30分钟之间的时间。

由于处理，改善了衬底20的表面20a。减少了形成在表面20a上的小凹陷和岛状物，其中小凹陷和岛状物是衬底20的凹陷部分和突出部分，这由于对衬底20开槽造成的。因此表面20a是较光滑的。由于具有较光滑的表面20a，因此后续的再生长半导体区26(未在图3中示出，请参照图4)具有较好的质量。

在表面处理之后，可对衬底20(包括表面20a)实施清洁。清洁可用于去除形成在表面20a上的自生氧化物(如果有)。在一些实施例中，使用稀释的hf溶液实施清洁。

接着，参照图4，在凹槽24中通过外延生长半导体区26。在一些实施例中，半导体区26包括锗，可在一些示例性实施例中包括硅锗。硅锗可以表示为si1-xgex，其中x是锗的原子百分比，并且可以在大于0以及等于或者小于1的范围内。在一些实施例中，半导体区26包括高纯锗(x等于1)。在可选的实施例中，半导体区16可包括其他半导体材料，例如，硅碳；高纯硅；iii-v复合半导体材料(例如，gan、alas、gan、inn、aln、inxga(1-x)n、alxga(1-x)n、alxin(1-x)n、alxinyga(1-x-y)n)以及它们的组合，其中x和y中每个可大于0小于1。

在一些实施例中，半导体区26包括具有不同组成的下部26a和上部26b。例如，下部26a和上部26b可具有不同的锗百分比，其中上部26b可具有比下部26a高的锗百分比。这种结构可被用于形成p型鳍式场效应晶体管(finfet)。可选地，上部26b可具有比下部26a低的锗百分比。这种结构可被用于形成n型finfet。

半导体区26可生长到高于sti区22的顶面的高度。可实施化学机械抛光(cmp)以将sti区22和半导体区26的顶面齐平。在可选的实施例中，半导体区26的生长到半导体区26的顶面与sti区22的顶面齐平或者低于sti区22的顶面时停止。在这些实施例中，不实施cmp。

在后续工艺中，形成finfet34。形成工艺可包括对sti区22开槽，使得最后得到的sti区22的顶面22a低于半导体区26的顶面。半导体区26的高于顶面22a的部分形成半导体鳍状件36。接着，栅极介电层38形成在半导体鳍状件36的侧壁和顶面上。栅电极40形成在栅极介电层38上。还形成源极和漏极区(未示出)。

图6至图8示出了根据可选实施例的形成平面金属氧化物半导体(mos)晶体管的中间阶段的剖视图。除非有其他说明，在这些实施例中，部件的材料和形成方法基本上与相似部件(图1至图5所示的实施例中用相似标号指示的)的材料和形成方法相同。因此，图6至图8所示的相似部件的细节可在对图1至图5中所示的实施例进行的讨论中找到。

参照图6，栅极堆叠件50形成在衬底20上方。栅极堆叠件50包括栅极介电层52，栅极介电层52可包括氧化硅或者具有k值高于3.9的高k介电材料。栅电极54可包括多晶硅、金属、金属硅化物和/或类似物。栅极间隔件56形成在栅极堆叠件50的侧壁上。

通过蚀刻衬底20在衬底20中形成凹槽58。开槽可包括各向同性蚀刻和/或各向异性蚀刻，其中栅极间隔件56充当蚀刻掩模。在蚀刻之后，暴露衬底20的表面20a，其中表面20a位于凹槽58中。接着，如图7中所示，实施处理以处理表面20a。处理的细节可基本与图3中的处理步骤相同。例如，可使用含氧气体和蚀刻气体实施处理。在处理后，可实施清洁(例如使用稀释的hf溶液)，以便衬底20的暴露表面20a上的自生氧化物(如果有)可去除。

接着，如图8所示，通过外延在凹槽58中生长半导体区60。半导体区60可为硅区域(没有加入锗和/或碳)、硅锗区域，硅碳区域等等，然而也可形成其他半导体材料。半导体区60可充当用于将压缩应力或者拉伸应力施加给相应mos晶体管的沟道的应激源。半导体区60还可充当mos晶体管的源极和漏极区。接着，实施硅化以在半导体区60上方形成硅化物区62。

在实施例中，通过在生长半导体区之前处理半导体材料的表面，使得半导体材料的被处理过的表面较光滑，因而明显改善了生长的半导体区的质量。

根据实施例，对第一半导体区的表面实施处理，其中使用包括含氧气体和用于蚀刻半导体材料的蚀刻气体的工艺气体实施处理。实施外延以在第一半导体区的表面上生长第二半导体区。

根据其他实施例，一种方法包括蚀刻半导体衬底以形成凹槽。因此，半导体衬底包括在凹槽中的顶面。对顶面实施处理，其中使用包括含氧气体和能够蚀刻半导体衬底的蚀刻气体实施所述处理。在处理后，对顶面实施清洁。在处理后，实施外延以在凹槽中生长半导体区。

根据又一些其他实施例，一种方法包括形成从硅衬底的顶面延伸入硅衬底中的sti区，并且蚀刻位于sti区的相对的侧壁之间的硅衬底的部分以形成凹槽。硅衬底包括在凹槽中的顶面。所述方法进一步包括对顶面实施处理，其中使用包括cf4和o2的工艺气体实施所述处理。在处理后，对硅衬底的顶面实施清洁。然后，实施外延以在凹槽中生长含锗半导体区。含锗半导体区自凹槽中的顶面生长。

尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与本发明所采用的相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围应该包括在所附权利要求的范围内。此外，每项权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。