专利名称：一种列控中心通信接口设备的制作方法
技术领域：
本实用新型涉及控制系统技术领域，特别是涉及一种列控中心通信接口设备。
背景技术：
在铁路系统中，列控中心是CTCS (China Train Control System，中国列车控制系 统)的核心安全设备，用于根据调度命令、进路状态、线路参数等产生进路及临时限速等相 关控车信息，通过有源应答器及轨道电路传送给列车。其中，列控中心系统平台包括A系统 和B系统两套子系统，构成双机热备系统。其中，主处理设备(Main Processing Unit, MPU)是列控中心的核心设备，现有技 术中，主处理设备为串行总线结构，且为集中控制板，外部接口板都为非智能控制板。所有 的逻辑运算、时序控制等处理都由主处理设备来完成。例如，主处理设备在从外部接口板接 收到数据时，首先都需要进行协议转换等处理，然后再进行数据的逻辑运算，因此，主处理 设备的性能相对较低，处理能力富余量少。
实用新型内容有鉴于此，本实用新型的目的在于提供一种列控中心通信接口设备，能够完成MPU 板对外通信的协议转换，增加了 MPU处理能力的富余量。为实现上述目的，本实用新型提供了如下方案一种列控中心通信接口设备，包括至少两个中心处理器CPU子系统及一个外部同 步时钟，各CPU子系统具有各自的CPU、工业标准体系结构ISA总线及CAN总线，各CPU之间 具有双口随机存取存储器RAM ；其中，所述中心处理器CPU，用于对从CAN总线或ISA总线上接收到的数据进行协议转 换，所述双口 RAM，用于对各CPU的协议转换结果进行交叉比较；所述ISA总线及CAN总线，用于当所述比较结果一致时，将各自的协议转换结果输 出，并输出生命信号；所述外部同步时钟，用于推动输入输出各CPU的数据保持同步。优选的，所述CPU的每一路CAN通过高速光耦隔离后通过驱动芯片连接到总线上， 每一路CAN单独采用隔离电源供电。优选的，还包括总线切换电路，用于接收到通道切换信号时，进行总线的切换。优选的，每个CPU都集成有两路异步串口 UART，其中一路异步串口 UART1作为调试 接口引出到面板上；另一路异步串口 UART2作为备用通道连接到后母板上。优选的，各CPU之间还包括同步串行接口及输入/输出信号接口，其中，所述同步串行接口采用双工通信模式，用于传输同步握手信号及控制信号；所述输入/输出信号接口用于各CPU交换工作状态。优选的，各CPU还集成有另一同步串行接口，与对应系通信接口设备中CPU的同步 串行接口总线相连，用于交换双机的握手信号和同步数据。[0021]优选的，还包括通用输入/输出GPI0信号接口，用于与主处理设备上对应的CPU交换握手信号。优选的，还包括电源转换模块，用于母板输入的电源转化为所述列控中心通信接口设备所需的电源。根据本实用新型提供的具体实施例，本实用新型公开了以下技术效果本实用新型提供了一种独立的通信接口设备，能够进行对MPU或其他外部接口板 的数据进行协议转换，同时具有至少两套CPU子系统，能够实现二取二功能，保证数据的可 靠性。因此，能够使原来集成在MPU板上的协议转换功能独立出来，这样，MPU板就可以在 接收到数据后直接进行逻辑运算处理，而不用再进行协议转换等处理，因此，可以从整体上 提高系统的性能，增加MPU处理能力的富余量。
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例 中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的 一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据 这些附图获得其他的附图。图1是本实用新型提供的列控中心通信接口设备示意图；图2是本实用新型提供的处理器间通信示意图；图3是本实用新型提供的双机数据交换通道示意图；图4是本实用新型提供的异步串口接口示意图；图5是本实用新型提供的GPI0连接示意图；图6是本实用新型提供的电源模块原理示意图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行 清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的 实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下 所获得的所有其他实施例，都属于本实用新型保护的范围。首先需要说明的是，为了保证系统的安全性和稳定性，铁路系统中通常采用取二 的安全冗余结构。其中，可以是二取二的安全冗余结构，也可以是三取二的冗余结构，甚至 是更高层次的冗余结构，具体可以由列控中心系统平台的安全级别和可靠级别决定。例如， 目前比较广泛应用的二乘二取二技术，其中二乘二侧重于系统的可用性和可靠性，二取二 侧重于系统的安全性和稳定性。本实用新型实施例就是在此基础上对列控中心系统进行的 改进，其中，对所采用的冗余结构的层次并不限定，可以根据具体的安全性和可靠性需求或 者结合对设备的成本和尺寸要求而采用适合层次的冗余结构。现有技术中，列控中心的主处理设备(Main Processing Unit,MPU)是一种集中控 制板，在MPU上需要完成数据协议的转换、数据的逻辑运算、系统的安全监视、时序控制等 功能，因此使得MPU的性能相对较低，而且处理能力富余量较少，当发生应急事物时，可能会造成处理速度慢等问题，影响系统的性能。因此，在本实用新型实施例中，提供了这样一种列控中心通信接口设备 (Communication Interface Unit, CIU)至少两个 CPU (Central ProcessingUnit,中心处 理器)子系统及一个外部同步时钟，各CPU子系统具有各自的CPU、ISA(InduStry Standard Architecture,工业标准体系结构)总线及CAN总线，各CPU之间具有双口 RAM (Random Access Memory,随机存取存储器)。其中，所述CIU可以通过ISA总线与列控中心主处理设备MPU进行数据交互，还可 以通过CAN总线与其他外部接口板进行数据交互。所述中心处理器CPU，用于通过ISA总线 从MPU接收数据，各CPU分别对接收到的数据进行链路层协议到物理层协议的转换，然后通 过双口 RAM对协议转换结果进行交叉比较，如果一致，将各自的协议转换结果分别送到相 应的CAN总线上输出，并输出生命信号。所述ISA总线为16位体系结构，支持16位的1/0设备，数据传输率大约是8MB/S。 所述生命信号用于表示CIU的安全状态。当有生命信号输出时，则表明CIU输出的数据是 可靠的。此外，所述中心处理器CPU，还用于通过CAN总线从其他外部接口板接收数据，然 后，各CPU分别对接收到的数据进行物理层协议到链路层协议的转换，再通过双口 RAM对协 议转换结果进行交叉比较，如果交叉比较一致，则将各自的协议转换结果分别送到相应的 ISA总线上输出，并输出生命信号。所述CAN总线可以为多路；所述外部同步时钟，用于推 动输入输出各CPU的数据保持同步。任何一个CPU在检测到危及系统安全的错误和故障时(如交叉比较结果不一致 时)，都将停止本CPU对外的数据输出和生命信号的输出，同时由VSU(Vital Supervision Unit，安全监视单元)板检测到后关闭本系的所有输出，以保证数据的可靠性。由于通信接口设备与MPU独立，能够进行对MPU或其他外部接口板的数据进行协 议转换，同时具有至少两套CPU子系统，能够实现二取二功能，保证数据的可靠性。因此， 能够使原来集成在MPU板上的协议转换功能独立出来，这样，MPU板就可以在接收到数据后 直接进行逻辑运算处理，而不用再进行协议转换等处理，因此，可以从整体上提高系统的性 能，增加MPU处理能力的富余量。为了更好地理解本实用新型提供的技术方案，
以下结合附图对本实用新型进行详 细地介绍。参见图1，其为本实用新型提供的一种列控中心通信接口设备的结构示意图，在该 通信接口设备中，采用了二取二的冗余结构，因此，具有两个CPU子系统，其中包括两个CPU子系统及一个外部同步时钟，各CPU子系统具有各自的CPU、一条ISA总 线及四条CAN总线，两个CPU之间具有双口 RAM。S卩，该CIU板为双CPU结构，从ISA1/2总 线上输入的数据经过CPU1/2进行协议转换打包后，通过CPU之间的双口 RAM交叉比较打包 数据是否一致。比较一致后在同步时钟(SYN_CLKl/2)的推动下，由CPU1和CPU2发送到到 相应的CAN总线，对数据接收端来说可以实现2取2功能。如果数据交叉比较不一致，则 CPU停止相应的数据和生命信号(LIFE_CLKl/2)的输出。同时，还可以将从CAN总线上接收到的数据经过相应的CPU进行解包后，通过双 CPU间的双口 RAM进行交叉比较，比较一致后由2个CPU分别传送到ISA总线上，数据的传送同样在同步时钟的推动下完成。此外，在图1所示的CIU结构示意图中，还包括总线切换电路，每个CPU都集成有 两个异步串口 UART，各CPU之间还包括同步串行接口及输入/输出信号接口等，下面分别进 行详细地介绍。双CPU可以采用PHILIPS的基于ARM7TDMI-S内核的32位微控制器内部集成16KB 片内SRAM和256KB片内Flash程序存储器；128位宽度接口 /加速器可实现高达60MHz工 作频率；4路互连的CAN接口，带有先进的验收滤波器，另有2路异步串口 UART (Universal Asynchronous Receiver/Transmitter，通用异步接收 / 发送装置)，高速 IIC (400Kbit/s) 及2路SPI(SerialPeripheral Interface，串行外围设备接口)总线；2个32位定时器(带 4路捕获和4路比较通道)、PWM单元(6路输出)、实时时钟和看门狗；向量中断控制器；可 配置优先级和向量地址；112个通用输入/输出接口 GPI0(可承受5V电压)，9个边沿或电 平触发的外部中断引脚。这些特性适合用于实现CIU板的功能。CPU处理器主要完成ISA总线上的数据到CAN总线上的数据的物理协议和链路层 协议的转换，因此，CIU中的CPU并不参与数据的逻辑运算(由MPU完成)，保证数据通信的 安全性。由于CIU板为双CPU结构，所有经过CIU板发送的数据都要经过双CPU间进行交 叉比较一致后才能输出，而且发送到CAN总线上的每个数据包都由CPU1发送一半，由CPU2 发送另一半，可以实现2取2功能。其中，CPU的每一路CAN通过高速光耦隔离后通过驱动芯片连接到总线上，光耦的 隔离电压大于2000V，每一路CAN单独采用DC/DC隔离电源供电，即CAN1、2、3、4分别采用4 路单独的电源供电，实现更好的电磁兼容性能。两个CPU的4路CAN总线分别在CIU板上 对应相连，并分别设有终端电阻的配置端子。需要说明的是，图1所示的CIU板仅是一系中的通信接口设备，由于列控中心系统 平台通常包括A系统和B系统两套子系统，构成双机热备系统(二乘二结构)，因此，为了防 止在一系中的MPU板或者CIU板的故障而长期占用CAN总线，进而干扰总线，可以采用总线 切换电路来控制CAN总线的导通和关闭，总线切换电路由VSU板来控制。即，如果从VSU板 接收到通道切换信号(CHANNEL_SEL From VSU)，则进行总线的切换，切断本系的所有输出， 转换为备机。由于CIU在将数据进行协议转换后，需要传送给MPU进行逻辑运算，因此，CIU板 扩展出两套独立的ISA总线，用于CIU板和MPU板交换数据，ISA总线通过母板总线连接。由于CIU板也需要向VSU板报告安全状态，因此，CIU板的每个CPU对VSU板提供 一路动态生命信号(LIFE_CLKl/2)，用于报告CIU板的工作状态，生命信号由CPU的10引 脚驱动，并按规定时间由软件翻转电平，当CIU的CPU监测到错误(如交叉比较结果不一致 等)或者死机时，则停止向VSU输出生命信号，VSU板监测到故障后将发出通道切换信号， 切断本系的所有输出，转换为备机。由于两个处理器CPU在处理数据时需要保持时间上的同步，因此，外部VSU板还需 要为CIU板上的两个处理器CPU提供两路同步时钟信号(SYN_CLK1、SYN_CLK2)，双CPU同 时接收这两路同步时钟信号，使双CPU保持在任务级同步，两路同步时钟为相同频率的时 钟脉冲，只是在相位上有差异。同步时钟信号接到处理器的外部中断输入引脚上，它上升沿 或者下降沿的到来将引发处理器的硬件中断。同步时钟的周期和相位差都是由硬件可调。[0055]参见图2，其为处理器间通信示意图，CIU板的双CPU间有3种交换数据的通道，以 实现两个CPU之间数据的交叉比较。其一为同步串行接口 SPI，用于传输少量的同步握手信 号和控制信号，该接口采用双工通信模式；其二为PI0信号，用于双CPU交换工作状态，每个 CPU各使用4路PI0输出状态，同时使用4路PI0读入状态，PI0信号采用交叉连接方式，以 保证双CPU软件的一致性；其三为双口 RAM(DPRAM)通道，用于双处理器交换大容量的数据。此外，每个CPU还集成有另外一路SPI串行总线，分别与对应系CIU板相应处理器 的SPI总线相连，用于交换双机的握手信号和同步数据，通信方式为全双工方式，并带有光 耦隔离，参见如图3所示，其为双机数据交换通道示意图。由于CIU板需要插在母板上，因此每个CPU还集成有两路UART串口，每个CPU的 UART1都经过隔离驱动为RS232电平后，连接到面板的测试接口上，用于软件调试时测试 用，由电源模块单独提供5V隔离电源，另一路UART2串口通过母板插座连接到母板上备用， 连接原理如图4所示，其中，MPU板、CIU板等都需要插在所述母板上。由于CIU板需要与MPU板进行数据交互，因此，CIU板上每个CPU还设置有 GPIO (General Purpose Input Output，通用输入/输出)信号引脚，用于和MPU板上对应 的CPU交换握手信号，GPI0信号线分为两条输入信号和两条输出信号，连接示意图如图5所 示，GPI0信号通过母板连接。此外，还包括电源模块，电源模块利用母板输入的5V电源，为CIU板提供稳定的 1. 8V、3. 3V、5V和5路隔离的5V电源，电源模块原理示意图如图6所示。其中5V1、5V2、5V 3、5V4、5V5电源的电流需求为100mA, 3. 3V和1. 8V电源的电流需求都为1A。以上对本实用新型所提供的一种列控中心通信接口设备，进行了详细介绍，本文 中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用 于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实 用新型的思想，在具体实施方式
及应用范围上均会有改变之处。综上所述，本说明书内容不 应理解为对本实用新型的限制。
权利要求一种列控中心通信接口设备，其特征在于，包括至少两个中心处理器CPU子系统及一个外部同步时钟，各CPU子系统具有各自的CPU、工业标准体系结构ISA总线及CAN总线，各CPU之间具有双口随机存取存储器RAM；其中，所述中心处理器CPU，用于对从CAN总线或ISA总线上接收到的数据进行协议转换，所述双口RAM，用于对各CPU的协议转换结果进行交叉比较；所述ISA总线及CAN总线，用于当所述比较结果一致时，将各自的协议转换结果输出，并输出生命信号；所述外部同步时钟，用于推动输入输出各CPU的数据保持同步。
2.根据权利要求1所述的列控中心通信接口设备，其特征在于，所述CPU的每一路CAN 通过高速光耦隔离后通过驱动芯片连接到总线上，每一路CAN单独采用隔离电源供电。
3.根据权利要求1所述的列控中心通信接口设备，其特征在于，还包括总线切换电路，用于接收到通道切换信号时，进行总线的切换。
4.根据权利要求1所述的列控中心通信接口设备，其特征在于，每个CPU都集成有两 路异步串口 UART，其中一路异步串口 UART1作为调试接口引出到面板上；另一路异步串口 UART2作为备用通道连接到后母板上。
5.根据权利要求1所述的列控中心通信接口设备，其特征在于，各CPU之间还包括同步 串行接口及输入/输出信号接口，其中，所述同步串行接口采用双工通信模式，用于传输同步握手信号及控制信号；所述输入/输出信号接口用于各CPU交换工作状态。
6.根据权利要求5所述的列控中心通信接口设备，其特征在于，各CPU还集成有另一同 步串行接口，与对应系通信接口设备中CPU的同步串行接口总线相连，用于交换双机的握 手信号和同步数据。
7.根据权利要求1所述的列控中心通信接口设备，其特征在于，还包括通用输入/输出GPI0信号接口，用于与主处理设备上对应的CPU交换握手信号。
8.根据权利要求1所述的列控中心通信接口设备，其特征在于，还包括电源转换模块，用于母板输入的电源转化为所述列控中心通信接口设备所需的电源。
专利摘要本实用新型公开了一种列控中心通信接口设备，包括至少两个中心处理器CPU子系统及一个外部同步时钟，各CPU子系统具有各自的CPU、工业标准体系结构ISA总线及CAN总线，各CPU之间具有双口随机存取存储器RAM；其中，所述中心处理器CPU，用于从CAN总线或ISA总线上接收数据，各CPU分别对接收到的数据进行协议转换，通过双口RAM对协议转换结果进行交叉比较，如果一致，将各自的协议转换结果分别送到相应的ISA总线或CAN总线上输出，并输出生命信号；所述外部同步时钟，用于推动输入输出各CPU的数据保持同步。通过本实用新型，能够使协议转换功能独立出来，从整体上提高系统性能，增加MPU处理能力富余量。
文档编号B61L27/00GK201604665SQ20092024677
公开日2010年10月13日 申请日期2009年11月2日 优先权日2009年11月2日
发明者何刚, 余学虎, 侯石岩, 叶峰, 孙可, 孙永来, 张文彬, 徐松, 杨光伦, 王一民, 谭晓光 申请人:北京全路通信信号研究设计院;北京新松佳和电子系统股份有限公司