专利名称：具有贯通孔的构造体、其制造方法、及液体排出头的制作方法
技术领域：
本发明涉及一种由硅(Si)半导体基板等构成并具有贯通孔的构造体及其制造方法，特别是涉及适合用于在打印机等使用的热记录头或喷墨记录头等的构造体及其制造方法、使用这样的构造体的液体排出头及装置。
对于利用热能的喷墨记录头，通过对液体施加由发热电阻(加热器)发生的热能，在液体中选择性地产生发泡现象，由其发泡的能量从排出口排出墨水液滴。对于这样的喷墨记录头，为了提高记录密度(解析度)，在硅半导体基板上等配置多个微细发热电阻，另外，对于各发热电阻，与该发热电阻相对地配置排出口，用于驱动发热电阻的驱动电路和周边电路也设置于硅半导体基板上。
图8为示出这样的喷墨记录头的构造的断面图。
如图8所示，对于喷墨记录头，在硅基板100的一方主面上层叠场氧化膜(LOCOS氧化膜)101、由常压CVD(化学气相成长)形成的BPSG(硼磷硅酸玻璃)层102、及由等离子CVD法形成的氧化硅膜103，在氧化硅膜103形成发热电阻(加热器)110，另外，与发热电阻110相对地设置排出口140。在图中，虽然仅绘出1个发热电阻110和排出口140，但实际上在1个喷墨记录头设置数百个发热电阻和排出口。这些发热电阻在单一的硅基板100上朝与纸面垂直的方向按规定间隔(例如40μm)配置。
为了保护发热电阻110等，还在包含发热电阻110在内的硅基板100的上述主面的全面上形成作为钝化层的由等离子CVD形成氮化硅膜104。在氮化硅膜104的表面中的与发热电阻110对应的部位形成作为耐空化层的钽(Ta)膜105，以防止由发生于墨水中的气泡产生的空化现象导致发热电阻110的劣化。硅基板100的未形成发热电阻110的主面的表面由热氧化膜106覆盖。
排出口140形成于覆盖硅基板100的上述主面地设置的被覆树脂层130。在被覆树脂层130与氮化硅膜104及钽膜105之间形成空间，该空间为充满应从排出口140排出的液体(墨水)的部位。该空间被称为液室150。
在这样构成的喷墨记录头中，当通过对发热电阻110通电而产生热量时，由其热量在液室150中的排出液体内产生气泡，由产生的气泡的作用力从排出口140排出液滴。为了进行连续的记录，必须向液室150补给与从排出口140排出的液滴的相当量的排出液(墨水)，但排出口140接近纸等被记录媒体配置，另外，排出口140与发热电阻110之间的间隔也设定得微小，所以，难以从形成硅基板100的发热电阻110的一侧向液室150内供给排出液。因此，如图所示，设置贯通硅基板100的供给口120，按图中箭头所示方向通过供给口120使排出液流动，向液室150内供给排出液。该供给口120通过对硅基板100进行腐蚀蚀刻而形成。
可是，硅基板100一般有数百μm厚，在腐蚀蚀刻形成供给口120的场合，当要从形成发热电阻110的一方的主面腐蚀蚀刻硅基板100时，即使设定了仅选择性地腐蚀蚀刻硅基板100的条件，腐蚀蚀刻也需要较长时间，不能避免对形成于该主面上的各层和发热电阻110的损伤。因此，从不形成发热电阻110的主面腐蚀蚀刻硅基板100形成供给口120。在该场合，如供给口120正好贯通时腐蚀蚀刻液流入到设置了发热电阻110的一侧，则存在导致对发热电阻110和其它各层带来损伤的危险。因此，在形成硅基板100的发热电阻110的一侧的主面，在预定形成供给口120的位置预先设置腐蚀蚀刻阻挡层，腐蚀蚀刻液不流入到形成发热电阻110的一侧。
在图8所示场合，在形成供给口120的区域中未设置场氧化膜101、BPSG层102、及氧化硅膜103，代之，设置由CPD法形成的氮化硅膜107。该氮化硅膜107仅配置到供给口120的形成区域及其周边地形成图案，其端部夹于场氧化膜101与BPSG层102之间地形成。在供给口120的形成区域，氮化硅107直接堆积在硅基板100表面的薄氧化膜108上。由等离子CVD法形成的氮化硅膜104也由该减速压CVD法形成于氮化硅107上。
如后述那样，在腐蚀蚀刻终期，在形成的供给口120的底面露出氮化硅107。在该阶段，当氮化硅107或氮化硅膜104裂开或从硅基板100剥离时，腐蚀蚀刻液漏出到发热电阻110侧，不理想。为此，如在日本特开平10-181032号公报(对应USP6143190)也记载的那样，由减压CVD形成氮化硅107，将氮化硅107的内部应力作为拉伸应力，由此使得不产生剥离等。
下面，说明发热电阻110的构成。图9A为用于说明发热电阻(加热器)的构成的示意透视图，图9B为示出包含发热电阻和对其进行驱动的开关元件的部分的电路图。
发热电阻110通过将由氮化钽硅(TaSiN)等电阻性材料构成的电阻层111和成为电极的铝(Al)层112构成为相同形状而形成，除去铝层112的一部分，在该部分仅存在电阻层111。仅存在该电阻层111的部分当通电时成为发生热的部分，成为所谓的硅基板100。在图示场合，将电阻层111和铝层112按该顺序在氧化硅膜103上成膜后，先成为匚字形地除去双方的层的不需要的部分，另外，在成为发热部分的部分仅除去铝层112，完成发热电阻110。之后，全体由成为钝化层的氮化硅膜104覆盖。
下面说明这样的喷墨记录头的制造方法。下面，为了简化说明，不考虑在未形成硅基板100的发热电阻110的一侧形成的热氧化膜106，
图10A、10B、10C、10D仅示出供给口120(的形成位置)和其周边构成。
使用具有贯通孔的硅基板的喷墨记录头的制造方法例如记载于日本特开平10-181032号公报中。
首先，如图10A所示那样，在硅基板100的一方的主面上选择性地例如形成例如厚700nm左右的场氧化膜101。在未形成场氧化膜101的部分上形成氧化膜108。然后，如图10B所示那样，与供给口120的形成位置对齐地除去氧化膜108使硅表面露出，然后，如图10C所示那样，在硅表面的该露出位置以例如厚度200-500nm选择性地形成作为腐蚀蚀刻替代层的多晶硅层121。此时，不形成氧化膜108的硅表面完全围住多晶硅层121。此后，如图10D所示那样，在供给口120的形成位置和其周边选择性地由减压CVD法形成氮化硅107。氮化硅107的厚度例如为200-300nm左右。
此后，如图11A所示那样，在氮化硅107和场氧化膜101上的全面上由常压CVD法形成例如厚700nm的BPSG层102，并在其上的全面由等离子CVD法例如形成例如厚1.41μm的氧化硅膜103。氧化硅膜103的表面大体平坦。然后，如图11B所示那样，对应于设置供给口120的位置比供给口120稍大地选择性地除去氧化硅膜103和BPSG层102。此时，除去的部分的端部位于氮化硅膜107上，但处于在其下方也存在场氧化膜101的那样的位置。
接着，形成电阻层111和铝层112，如上述那样将其形成为匚字形，另外，通过选择性地除去成为发热部分的位置的铝层112，在氧化硅膜103上形成发热电阻110。此后，如图11C所示那样，按例如厚度300-800nm在全面上形成作为钝化层的氮化硅膜104，选择性地形成作为耐空化层的钽膜105，之后，从硅基板100的未形成发热电阻110的一侧(图中下侧)由各向异性腐蚀蚀刻除去供给口形成位置的硅基板100和作为腐蚀蚀刻替代层的多晶硅层121，形成供给口120。此时，在供给口120的底部作为所谓的表层露出由氮化硅膜104衬里的氮化硅膜107。在腐蚀蚀刻的末期，由于腐蚀蚀刻液向发热电阻110侧的侵入仅由该表层阻止，所以，使得在表层不产生裂纹和剥离，可大幅度提高记录头的合格率。
最后，由使用氟系和氧系气体的干式腐蚀蚀刻除去位于供给口120底面的氮化硅膜107和氮化硅膜104。这样，完成作为贯通孔设置了用于供给墨水等的供给口120的记录头用基板。以后可由公知的方法形成被覆树脂层130和排出口140。
以上工序中的仅对形成供给口120所需的图案形成工序(限于需要光掩模的场合)为如图10B所示那样除去氧化膜108的一部分的工序、如图10C所示那样选择地设置多晶硅层121的工序、如图10D所示那样选择地设置氮化硅膜107的工序、如图11B所示那样对应于供给口120的位置腐蚀蚀刻除去BPSG层102和氧化硅膜103的工序、及如图11C所示那样腐蚀蚀刻硅基板100形成供给口120的工序。
另一方面，发热电阻110如图9B所示那样，将一端连接于例如+30V左右的电源VH，另一端连接到作为驱动用的开关元件的MOS场效应晶体管M1的漏电极。晶体管M1的源极接地，在栅极加驱动脉冲进行驱动。因此，在将包含该晶体管M1的驱动电路和其它周边电路制作到硅基板100的场合，将BPSG层102和氧化硅膜103形成为层间绝缘膜，将氮化硅膜104形成为钝化层。场氧化膜101在驱动电路和周边电路的形成区域用于元件分离。
在过去的构成中，当腐蚀蚀刻形成供给口120时，作为腐蚀蚀刻阻挡层的表层专门使用由减压CVD法形成的氮化硅膜107，是因为该膜的内部应力为拉应力。然而，由等离子CVD法形成的氧化硅膜103的内部应力为压缩应力。过去，腐蚀蚀刻时为了不产生表层的裂纹和剥离，作为表层使用拉应力的膜，保持作为表层的粘贴，同时，该拉应力的膜为硅基板侧，必须考虑使紧密接触力提高地配置，为此，使用由减压CVD法形成的氮化硅膜107。即，在压缩应力膜的场合，可知裂纹和剥离的问题不能避开。
在上述现有喷墨记录头的制造方法的场合，即使同时进行在硅基板形成贯通孔而设置供给口的工序和在硅基板上形成发热电阻和驱动电路、周边电路的工序时，也需要5片仅与设置供给口的工序有关的光掩模，当进行图中未示出的其它部分的加工时，整体上使用17-18片光掩模，工序烦杂。特另是存在作为表层对具有拉应力的氮化硅膜(在上述例子中为由减压CVD法形成的氮化硅膜)形成图案，存在工序多的问题。
另一方面，在不形成具有拉应力的氮化硅膜而仅将由等离子CVD法形成的氮化硅膜用作表层的场合，可想到会产生裂纹和剥离的问题。
本发明的另一目的在于提供一种可进一步提高构成作为形成贯通孔时的腐蚀蚀刻阻挡层起作用的表层的氮化硅膜的耐久性的构造体及其制造方法。
本发明的再另一目的在于提供一种使用了这样的构造体的液体排出头和液体排出装置。
本发明用于解决这些目的中的至少一个。
为了达到上述目的，本发明者经过认真的研究后发现，即使是内部应力为压缩应力的由等离子CVD法形成的氮化硅膜，只要其内部应力(压缩应力)的值在规定的3×108Pa(3×109dyn/cm2)以下，则可作为形成贯通孔时的表层使用，由此完成了本发明。
即，本发明的构造体具有半导体基板和设于半导体基板的第1主面上的氧化硅膜和氮化硅膜，具有贯通半导体基板和氮化硅膜的贯通孔；其特征在于氧化硅膜不配置到半导体基板的第1主面的贯通孔的周缘部地形成图案，氮化硅膜覆盖氧化硅膜，同时，在半导体基板的第1主面的贯通孔的周缘部接触半导体基板，氮化硅膜的内部应力为压缩应力，在3×108Pa以下。
另外，本发明提供一种构造体的制造方法，该构造体具有半导体基板和设于半导体基板的第1主面上的氧化硅膜和氮化硅膜，具有贯通半导体基板和氮化硅膜的贯通孔；其特征在于对应于贯通孔的形成位置在半导体基板的第1主面上形成腐蚀蚀刻替代层，覆盖腐蚀蚀刻替代层和第1主面的全面地形成氧化硅膜，在腐蚀蚀刻替代层的周围露出第1主面地对氧化硅膜形成图案，覆盖氧化硅膜和腐蚀蚀刻替代层地形成内部压力为压缩应力并且在3×108Pa以下的氮化硅膜，此后，从半导体基板的第2主面侧腐蚀蚀刻半导体基板，除去腐蚀蚀刻替代层，腐蚀蚀刻氮化硅膜，从而形成贯通孔。
下面研究本发明的氮化硅膜的内部应力。在本发明中，氮化硅膜的内部应力为压缩应力，其值在3×108Pa以下即可，特别是最好在5×107Pa以上2×108Pa以下。虽然内部应力没有特别设定下限，但在极端地减小内部应力的场合，存在使氮化硅膜的强度下降的危险，所以，实用上最好在5×107Pa以上。这样的氮化硅膜最好可由等离子CVD法形成。
在本发明中，最好使半导体基板为硅基板，最好在该硅基板的第1主面设置电路元件。在这里，电路元件为在第1主面由通常的半导体制造工艺形成的例如MOS场效应晶体管。在设置电路元件的场合，最好与电路元件形成工序中的形成接触孔的工序和形成通孔的工序同时地实施形成氮化硅膜的图案的工序。另外，最好由与电路元件的栅极或源·漏电极相同的材料在形成栅极或源·漏电极形成工序的同时形成腐蚀蚀刻替代层。
上述构造体也可良好地作为液体排出头用的基板使用。这样的基板为记录头用基板，具有半导体基板、设于半导体基板的第1主面上的氧化硅膜和氮化硅膜、及夹于氧化硅膜与氮化硅膜之间的发热电阻，并设置有贯通半导体基板和氮化硅膜用于供给液体的供给口；其特征在于氧化硅膜不配置到半导体基板的第1主面的供给口周缘部地形成图案，氮化硅膜覆盖氧化硅膜，同时，在半导体基板的第1主面的供给口的周缘部接触半导体基板，氮化硅膜的内部应力为压缩应力，在3×108Pa以下。在该场合，特别是最好将半导体基板作为硅基板，在第1主面上设置驱动发热电阻的电路元件。
本发明的液体排出装置的特征在于具有上述液体排出头和收容通过供给口供给的液体的容器。
图2A、2B、2C为示出图1所示构造体的制造工序的示意断面图。
图3A、3B、3C为示出图1所示构造体的制造工序的示意断面图。
图4为示出本发明的另一实施形式的构造体中的作为喷墨记录头用基板使用的构造体的示意断面图。
图5A、5B、5C为示出图4所示构造体的制造工序的示意断面图。
图6A、6B为示出图4所示构造体的制造工序的示意断面图。
图7为示出喷墨记录装置的透视图。
图8为示出现有喷墨记录头的构成的示意断面图。
图9A为示出发热电阻的透视图，图9B为示出包含发热电阻和对其进行驱动的开关元件(MOS场效应晶体管)的电路的电路图。
图10A、10B、10C、10D为示出图8所示喷墨记录头的制造工序的断面图。
图11A、11B、11C为示出喷墨记录头的制造工序的断面图。
图1为示出本发明的一实施形式的构造体的示意断面图。在图1中，采用与图8、图10A、10B、10C、10D和图11A、11B、11C相同的参照符号的部分具有与图8、图10A、10B、10C、10D和图11A、11B、11C同样的功能。
图1所示构造体构成为作为液体排出头和液体排出装置的喷墨记录头用的基板，相对于上述图8、图10A、10B、10C、10D和图11A、11B、11C所示构成，其不同点在于，不设置过去使用的由减压CVD法形成的氮化硅膜，使用还作为钝化层起作用的氮化硅膜104，规定其压缩应力的范围。该氮化硅膜104在供给口120的边缘部分不隔着氧化膜地直接接触于硅基板100，在其内部应力为3×108以下的压缩应力的那样的成膜条件下制成。另外，对应于供给口120使除去BPSG层102和氧化硅膜103时的除去部分的大小大体等于供给口120的大小，这一点也不同。另外，在这里虽然未图示，但实际上根据必要，将驱动各发热电阻的驱动电路和周边电路整体地集成到该硅基板100上。下面举例说明这样将驱动电路和周边电路一体化了的构造体。
该构造体的制造方法根据图2A、2B、2C进行说明。图2A、2B、2C和图3A、3B、3C仅示出应形成供给口120的位置的近旁，未作为包含发热电阻的形成区域的场合进行描述。
首先，如图2A所示那样，在硅基板100的一方的主面由热氧化有选择地形成例如厚700nm左右的场氧化膜101。在未形成场氧化膜101的部分形成薄的氧化膜108。然后，如图2B所示那样，对应于供给口120的形成位置除去氧化膜108，露出硅表面，另外，如图2C所示那样，在硅表面的该露出位置选择性地由例如减压CVD和反应性离子腐蚀蚀刻按例如厚度200-500nm形成作为腐蚀蚀刻替代层的多晶硅层121。此时，多晶硅层121由未形成氧化膜108的硅表面完全围住。在图2C所示阶段结束之前，在驱动电路和周边电路的形成区域完成栅绝缘膜和栅极形成工序。在这里，如由与构成驱动电路和周边电路的MOS晶体管的栅极成膜工序和腐蚀蚀刻工序相同的工序形成多晶硅层121，则不需要腐蚀蚀刻替代层专用的掩模。
此后，结束杂质离子在源极/漏电极区域的打入等工序。
然后，在全面上由常压CVD法形成例如厚700nm的BPSG层102，在形成驱动电路和周边电路的接触孔的工序中，同时如图3A所示那样，对齐设置供给口120的位置，由反应性离子腐蚀蚀刻除去BPSG层102。此时，使多晶硅层121和多晶硅层121周围的硅表面(未形成氧化膜108的位置)露出。即，在驱动电路和周边电路由与在BPSG层102打开接触孔的工序相同的工序，对齐供给口的位置除去BPSG层，所以，不需要该供给口部分专用的掩模。然后，在驱动电路和周边电路堆积铝等导电体，由氯系气体进行于式腐蚀蚀刻形成源极/漏电极。此后，在全面上由等离子CVD法形成例如厚1.4μm的氧化硅膜103。氧化硅膜103的表面大体平坦。然后，如图3B所示那样，在形成驱动电路和周边电路的层间配线用的通孔的工序中，对齐设置供给口120的位置同时由反应性离子腐蚀蚀刻除去氧化硅膜103。在这里，也不需要供给口部分专用的掩模。此时，多晶硅层121和多晶硅层121周围的硅表面(未形成氧化膜108的位置)露出。
此后，虽然在图中未示出，实际上与现有技术的场合同样地形成发热电阻，通过通孔连接驱动电路。成为钝化层的氮化硅膜104按例如厚300-800nm形成于全面，选择性地形成作为耐空化层的钽膜(图中未示出)，从硅基板100的图示下侧由使用TMAH(氢氧化四甲铵)等腐蚀蚀刻液的各向异性腐蚀蚀刻除去供给口形成位置的硅基板100和作为腐蚀蚀刻替代层的多晶硅层121，形成供给口120。在氮化硅膜104的内部应力处于3×108Pa以下的压缩应力的那样的成膜条件下制作。此时，在供给口120的底部作为表层露出氮化硅膜104。
最后，从基板的背面由使用氟系、氧系的气体的干式腐蚀蚀刻除去位于供给口120的底面的氮化硅膜104。这样，完成作为贯通孔设置了用于供给墨水等的供给口120的记录头用基板。之后，由公知的方法形成被覆树脂层130和排出口140，从而完成将上述构造体作为记录头用基板设置的喷墨记录头。
在这里，说明作为钝化层并且在形成供给口120的腐蚀蚀刻时作为表层起作用的、由等离子CVD法形成的氮化硅膜104。一般情况下，由等离子CVD法形成的氮化硅膜的内部应力为压缩应力，过去，被看成为不适合于表层用途的场合。而根据本发明者的研究可以得知，即使为使用等离子CVD方法获得的氮化硅膜，只要其压缩内部应力为3×108Pa，也可很好地用作表层。这样的氮化硅膜可使用所谓的2频率式的等离子CVD装置制作。下面，说明本发明者对氮化硅膜的形成进行实验的结果。
作为2频率式等离子CVD装置，使用向上部电极供给13.56MHz的高频(HF)、向下部电极供给400kHz的低频(LF)的装置。按照本发明者的研究，随着高频电力/低频电力的比变大，成膜的氮化硅膜的压缩应力也增大，另外，随着成膜压力增大，存在氮化硅膜的压缩应力变小的倾向。
当按图2和图3所示顺序实际制作构造体时，使低频电力为480W，高频电力为320W，成膜压力约为333Pa，成膜温度为400℃，作为原料气体，供给SiH4290sccm、NH31900sccm、N21000sccm，此时获得的氮化硅膜的内部应力为1.64×108Pa的压缩应力。当腐蚀蚀刻形成供给口120时，可以得知，不能看到表层部分的裂纹和剥离，可良好地用作表层。
另外，如使低频电力为480W，高频电力为320W，成膜压力约为372Pa，成膜温度为440℃，作为原料气体，供给SiH4450sccm、NH31900sccm、N21000sccm，则获得的氮化硅膜的内部应力为1.28×108Pa的压缩应力。当腐蚀蚀刻形成供给口120时，可以得知，不能看到表层部分的裂纹和剥离，可良好地用作表层。
另外，如使低频电力为640W，高频电力为160W，成膜压力约为253Pa，成膜温度为400℃，作为原料气体，供给SiH4290sccm、NH41900sccm、N21000sccm，则在腐蚀蚀刻形成供给口120时发现从表层部分泄漏腐蚀蚀刻液，不能良好地用作表层。获得的氮化硅膜的内部应力为6.17×108Pa的压缩应力。
这样，通过调整加到电极的低频电力和高频电力，可将压缩应力控制到3×108Pa以下，还可进一步控制到5×107Pa以上2×108Pa以下。特别是通过按300W-600W的范围控制低频电力，按500W-200W的范围控制高频电力，可调整到1×108Pa以上2×108Pa以下。
在将以上说明的构造体形成为喷墨记录头用基板的场合，仅与供给口120的形成有关的图案形成工序(限于需要光掩模的场合)为如图2B所示那样除去氧化膜108的一部分的工序、如图2C所示那样选择地设置多晶硅层121的工序、如图3C所示那样腐蚀蚀刻硅基板100形成供给口120的工序，比图10和图11所示过去的工序减少了2个工序。另外，如与MOS晶体管的栅极形成工序同时地进行成为腐蚀蚀刻替代层的多晶硅层121的形成，则可进一步减少1个工序。
因此，按照本发明实施形式的方法，整体上所需的光掩模与过去相比也减少2片到3片。
图4为示出本发明另一实施形式的构造体的示意断面图。图4所示构造体作为喷墨记录头用基板构成，与上述图1所示场合相同，其不同点在于，在供给口120的边缘部分，不直接在硅基板直接接触由等离子CVD法形成的氮化硅膜104，作为其替代，不隔着氧化膜地直接将氧化硅膜103接触于硅基板100。按氮化硅膜104的内部应力处于3×108Pa以下的压缩应力的成膜条件制作。
下面，根据图5A、5B、5C和图6A、6B说明该构造体的制造方法。图5A、5B、5C和图6A、6B仅示出应形成供给口120的位置近旁，未作为包含发热电阻的形成区域的场合进行描述。
首先，如图5A所示那样，在硅基板100的一方的主面上选择地形成例如厚700nm左右的场氧化膜101。在未形成场氧化膜101的部分形成薄的氧化膜108。该氧化膜108在驱动电路和周边电路形成栅氧化膜，则可减少工序，较理想。然后，在驱动电路和周边电路的区域形成栅极，向源极/漏电极区域注入杂质离子，之后，在全面上由常压CVD法形成例如厚700nm的BPSG层102，如图5B所示那样，在驱动电路和周边电路形成接触孔，在该工序，同时相应于形成供给口120的位置，腐蚀蚀刻BPSG层102和氧化膜108，使硅表面露出。在这里，不需要仅用于供给口部的硅表面露出的专用的掩模。另外，如图5C所示那样，在驱动电路和周边电路形成源和漏电极，在该工序中，同时选择地在硅表面的该露出位置堆积由包含铜(Cu)的铝(Al)构成的膜，通过进行腐蚀蚀刻，按例如厚度400-800nm形成由铝构成的腐蚀蚀刻替代层122。包含该铜的铝层在驱动电路和周边电路中用作电极接触层时，不需要仅用于供给口部的腐蚀蚀刻替代层的专用的掩模。此时，由未形成氧化膜108的硅表面完全围住腐蚀蚀刻替代层。
然后，在全面上由等离子CVD法形成例如厚1.4μm的氧化硅膜103，在形成驱动电路和周边电路的层间配线用通孔的工序中，在应形成供给口120的位置，同时露出腐蚀蚀刻替代层122的表面地除去氧化硅膜103。在这里，不需要仅用于供给口部的专用的掩模。此后，虽然这里未图示，但实际上与现有技术的场合同样地形成发热电阻。配线用的配线插塞和配线层的形成可在此时同时进行。然后，如图6A所示那样，由等离子CVD法按例如厚300-800nm在全面上形成成为钝化层的氮化硅膜104，并选择地形成作为耐空化层的钽膜(未图示)。
然后，如图6B所示那样，从硅基板100的图示下侧，用各向异性腐蚀蚀刻除去供给口形成位置的硅基板100和腐蚀蚀刻替代层122，形成供给口120。此时，在供给口120的底部作为所谓的表层露出氮化硅膜104。
最后，由使用氟系、氧系的气体的干式腐蚀蚀刻除去位于供给口120的底面的氮化硅膜104。这样，完成作为贯通孔设置了用于供给墨水等的供给口120的记录头用基板。之后，由公知的方法形成被覆树脂层130和排出口140，从而完成将上述构造体作为记录头用基板设置的喷墨记录头。
在将以上说明的构造体形成为喷墨记录头用基板的场合，为了在与形成驱动电路和周边电路所需的接触孔形成工序、电极形成工序、通孔形成工序分别相同的工序中进行形成供给口所需要的图案形成，仅与供给口120的形成有关的图案形成工序(限于需要光掩膜的场合)仅为腐蚀蚀刻硅基板100形成供给口120的工序，比图10A、10B、10C、10D和图11A、11B、11C所示过去的工序减少4个工序。因此，按照该实施形式的方法，整体上需要的光掩模与过去相比也减少4片。
按照各实施形式，在整体集成构成驱动电路和周边电路的晶体管等元件和发热电阻的场合，通过使几个工序与用于供给口形成的工序通用化，可大幅度地简化制造工序。
下面，说明本发明的液体排出装置即具有上述那样的喷墨记录头的喷墨记录装置。图7为示出这样的喷墨记录装置的构成的示意透视图。在这里，使用具有将喷墨记录头52和作为收容墨水的容器的墨水槽53一体化的构造的记录头盒51。
记录头盒51可更换(自由装拆)地搭载于托架54。托架54由托架驱动轴(丝杠)55的回转沿托架驱动轴55和导向轴56朝图中的X、Y方向(主扫描方向)往复移动。即，在托架驱动轴55上形成螺旋槽57，在托架54设置与螺旋槽57接合的销(未图示)，随着托架驱动轴55的回转，沿螺旋槽57使托架54平等移动。另外，记录头盒51相对托架54由定位装置固定于规定位置，同时，相对连接托架54与记录装置本体侧的控制电路的柔性电缆通过触点进行电连接。
如图7所示，在托架54的移动范围内的相向的位置平行于托架驱动轴55而且可回转地支承用于保持供给的被记录材料58并且进行输送的输送滚筒59。在图示例中，输送滚筒59也兼作压纸卷筒。输送滚筒59由输送马达60驱动回转。另外，被记录材料58在记录位置由压纸板61沿托架54的移动(主扫描)方向推压到输送滚筒(压纸卷筒)59。
在记录装置本体侧安装驱动马达62，托架驱动轴(丝杠)55通过驱动力传递齿轮63、64被驱动回转。通过按驱动马达62的正反回转使托架驱动轴55的回转方向进行正反转，从而切换托架54的移动方向(箭头X、Y)。
在托架54的移动范围的脱离记录区域的规定位置(图示左侧的位置)，设定托架54的起始位置。在该起始位置的近旁配置光偶合器65。该光偶合器65通过在托架54达到起始位置时检测设于托架54的杆66的侵入，检测托架54到达起始位置这一状态。即，该光偶合器65作为用于控制记录装置的各种动作的检测装置(传感器)使用，这些各种动作例如有当托架54到达起始位置时，切换驱动马达62的回转方向使托架移动方向反转，或开始消除或防止喷墨记录头52的排出口堵塞的恢复动作。
在起始位置，设置用于覆盖(密闭)记录头盒51的记录头52的排出口面的盖68。盖68由盖支架69可朝相对排出口面紧密接触和离开的方向移动地支承。在盖68与记录区域之间配置用于擦拭清扫排出口面的片(清扫构件)70。该板70由支承于本体支承板71上的板支架72可在擦拭排出口面的前进位置与不接触排出口面的后退位置之间移动地保持。
作为排出口面的清扫装置，除了板70的那样的形式之外，如为可除去异物的构件，则可使用各种形式的构件。另外，排出口面的压盖、排出口面的清扫等动作在托架54来到起始位置侧的区域时由托架驱动轴56的螺旋槽57的作用使托架54在规定的时刻停止或移动到该对应位置而实施。
以上举例说明了形成喷墨记录头用的基板的场合，但本发明不限于此，一般可用于在制作构造体时将贯通孔设置到硅基板等的场合。例如，在所谓的微型机器等的制作中也适用。
权利要求
1.一种构造体，具有半导体基板和设于上述半导体基板的第1主面上的氧化硅膜和氮化硅膜，具有贯通上述半导体基板和上述氮化硅膜的贯通孔；其特征在于上述氧化硅膜配置到上述半导体基板的第1主面的除了上述贯通孔的周缘部以外的位置地形成图案，上述氮化硅膜在上述半导体基板的上述第1主面的贯通孔的周缘部与半导体基板接触地设置，上述氮化硅膜的内部应力为压缩应力，在3×108Pa以下。
2.根据权利要求1所述的构造体，其特征在于上述内部应力为压缩应力，是5×107Pa以上2×108Pa以下。
3.根据权利要求1所述的构造体，其特征在于上述半导体基板为硅基板。
4.根据权利要求3所述的构造体，其特征在于在上述第1主面上具有电路元件。
5.一种构造体的制造方法，该构造体具有半导体基板和设于上述半导体基板的第1主面上的氧化硅膜和氮化硅膜，具有贯通上述半导体基板和上述氮化硅膜的贯通孔；其特征在于包含以下工序对应于上述贯通孔的形成位置在上述半导体基板的第1主面上形成腐蚀蚀刻替代层；覆盖上述腐蚀蚀刻替代层和上述第1主面的全面地形成氧化硅膜；在上述腐蚀蚀刻替代层的周围露出上述第1主面地对氧化硅膜形成图案；覆盖上述氧化硅膜和上述腐蚀蚀刻替代层地形成内部压力为压缩应力并且在3×108Pa以下的氮化硅膜；从上述半导体基板的第2主面侧腐蚀蚀刻上述半导体基板，除去上述腐蚀蚀刻替代层，腐蚀蚀刻上述氮化硅膜，从而形成贯通孔。
6.根据权利要求5所述的构造体的制造方法，其特征在于上述内部应力为压缩应力，在5×107Pa以上2×108Pa以下。
7.根据权利要求5所述的构造体的制造方法，其特征在于上述氮化硅膜由等离子CVD法形成。
8.根据权利要求5所述的构造体的制造方法，其特征在于上述半导体基板为硅基板，具有在上述硅基板的第1主面形成电路元件的工序。
9.根据权利要求8所述的构造体的制造方法，其特征在于与电路元件形成工序中的形成接触孔的工序和形成通孔的工序同时地实施对上述氧化硅膜形成图案的工序。
10.根据权利要求9所述的构造体的制造方法，其特征在于在由与上述电路元件的栅极或源·漏电极相同的材料在形成栅极或源·漏电极的工序的同时形成上述腐蚀蚀刻替代层。
11.一种液体排出头，包括半导体基板、具有设于上述半导体基板的第1主面上的氧化硅膜和氮化硅膜及夹于上述氧化硅膜与上述氮化硅膜之间的发热电阻并且设置有贯通上述半导体基板和上述氮化硅膜用于供给液体的供给口的基板、及与上述发热电阻相对地设置的排出口；其特征在于上述氧化硅膜配置到上述半导体基板的第1主面的除了供给口周缘部外的位置地形成图案，上述氮化硅膜覆盖上述氧化硅膜，同时，在上述半导体基板的上述第1主面的上述供给口的周缘部接触上述半导体基板，上述氮化硅膜的内部应力为压缩应力，在3×108Pa以下。
12.根据权利要求11所述的液体排出头，其特征在于上述内部应力为压缩应力，在5×107Pa以上2×108Pa以下。
13.根据权利要求11所述的液体排出头，其特征在于上述半导体基板为硅基板。
14.根据权利要求13所述的液体排出头，其特征在于在上述第1主面形成驱动上述发热电阻的电路元件。
15.一种液体排出装置，其特征在于具有权利要求11所述的液体排出头和收容通过上述供给口供给的液体的容器。
全文摘要
本发明公开了一种具有贯通孔的构造体、其制造方法及液体排出头，该构造体是在硅基板等的基板上设置了贯通孔，可以减少制造时的工时数，并且可以提高可靠性。由各向异性腐蚀蚀刻从基板100的里面设置贯通孔时，在基板的表侧形成成为表层的氮化硅膜，使腐蚀蚀刻液不漏到基板的表侧，为了使该氧化硅膜(104)的内部应力是压缩应力，并且是3×10
文档编号B81B1/00GK1415478SQ0214706
公开日2003年5月7日 申请日期2002年10月29日 优先权日2001年10月30日
发明者早川幸宏, 门间玄三 申请人:佳能株式会社