三维集成的多层堆叠结构微屏蔽mems滤波器组的制作方法
【专利摘要】本发明提供了一种三维集成的多层堆叠结构微屏蔽MEMS滤波器组，包括以下特征：所述滤波器组包括2个滤波器分别为A滤波器和B滤波器、4层衬底材料，A滤波器结构包括自下而上A衬底和B衬底，B滤波器结构包括自下而上C衬底和D衬底；B衬底和C衬底之间的金属面为滤波器组提供信号输入输出；2个滤波器的信号分别单独引出。优点：利用MEMS工艺将2个独立的MEMS滤波器进行三维单片集成，缩小了传统滤波器组件的面积，且易于实现集成，采用全密封腔结构，减小了微波泄漏，同时避免了在芯片分离等后道工艺中水流、碎屑等对芯片内部结构的污染；提供了一种将2个滤波器纵向集成的解决方案，可扩展到多个滤波器组的集成。
【专利说明】三维集成的多层堆叠结构微屏蔽MEMS滤波器组
【技术领域】
[0001]本发明涉及的是一种三维集成的多层堆叠结构微屏蔽MEMS滤波器组，属于微波电路、微电子和微机械(MEMS)系统交叉【技术领域】，涉及微波工作频段中的滤波器。
【背景技术】
[0002]目前开关滤波器组广泛应用于射频(RF)前端收发系统、通信系统及航空、航天等系统中电子系统中，它能够有效增强系统的收发抑制能力，在接收端能够很好的抑制镜像频率，在发射端能够很好的抑制带外杂散，增强系统的性能。
[0003]目前的开关滤波器组件主要通过切换开关、控制电路和多个不同频段滤波器组成，由控制电路控制开关的导通方向，实现不同滤波器之间的切换，使射频信号分别在不同频段的滤波器内传输，有效抑制系统中的杂散。当前开关滤波器组件中多个滤波器芯片一般平面并排安装在金属腔体中，为了增强各个滤波器之前的抑制，各滤波器之间设置分腔，通过这种方式将各分散的滤波器集成在开关滤波器腔体内。由此可见滤波器的尺寸大小直接决定了开关滤波器组件的腔体尺寸，也决定着整个射频前端收发系统的尺寸。
[0004]RF MEMS滤波器的出现为上述问题提供了很好的解决方案。这是由于MEMS技术带来了精细的加工手段，尤其是三维加工技术。使原本难以实现的结构成为可能。深刻蚀通孔技术、三维金属互连技术、DRIE (深反应离子刻蚀)和各种键合工艺，大大减小了传统的传输线型微波滤波器的尺寸，且易于和传统IC (集成电路)工艺集成。MEMS滤波器具有体积小、选择性好、高频损耗小，工作频段高等优点，可以满足新一代电子系统对小型化射频前端的需求，有极广的应用前景。
【发明内容】
[0005]本发明提出的是一种三维集成的多层堆叠结构微屏蔽MEMS滤波器组，基于在MEMS滤波器的基础上，其目的旨在克服现有技术所存在的上述缺陷，利用MEMS工艺将2个独立的MEMS滤波器进行三维单片集成。
[0006]本发明的技术解决方案:三维集成的多层堆叠结构微屏蔽MEMS滤波器组，其结构包括A滤波器、B滤波器；所述的A滤波器包括A衬底和B衬底，其中在A衬底上表面沉积金属形成A微波耦合线谐振器、A信号引入传输线、A信号引出传输线及A接地金属面；将A衬底上表面和B衬底下表面对准，利用MEMS对准键合工艺形成A滤波器；所述的B滤波器包括C衬底和D衬底，在C衬底上表面上沉积金属形成B微波耦合线谐振器、B信号引入传输线、B信号引出传输线及B接地金属面，将C衬底上表面和D衬底下表面对准，利用MEMS对准键合工艺形成B滤波器；制作时，将A滤波器的B衬底上表面与B滤波器的C衬底下表面对准，利用MEMS对准键合工艺制成一体，并在A微波耦合线谐振器和B微波耦合线谐振器外侧区域由D衬底至A衬底自上而下刻蚀接地通孔阵列，对该接地通孔阵列进行电镀在通孔侧壁沉积金属，最终实现三维集成的多层堆叠结构微屏蔽MEMS滤波器的制作。
[0007]本发明的优点:1)克服了传统平面微波滤波器存在频率漂移的腔体效应，并增强了滤波器的通带远端的杂波抑制能力；2)利用MEMS工艺将2个独立的MEMS滤波器进行三维单片集成，大大缩小传统滤波器组件的面积，且易于实现集成；3)采用全密封腔结构，减小微波泄漏，使各滤波器上下衬底间金属引线以及微腔体结构得到有效保护，同时避免在芯片分离等后道工艺中水流、碎屑等对芯片内部结构的污染；4)可以将该技术扩展到多个滤波器组的集成。
【专利附图】
【附图说明】
[0008]图1是本发明的分层立体示意图。
[0009]图2是本发明的整体外观俯视示意图。
[0010]图3是图2中的AA方向剖面图(这个图中通孔内金属横向不要相连)。
[0011]图4是B衬底2和C衬底3之间信号输入输出金属横截面图。
[0012]图5-1是A滤波器I的仿真插入损耗及反射损耗图。
[0013]图5-2是B滤波器2的仿真插入损耗及反射损耗图。
【具体实施方式】实施例
[0014]对照图1、2、3、4，三维集成的多层堆叠结构微屏蔽MEMS滤波器组，其结构包括A滤波器、B滤波器；所述的A滤波器包括A衬底101和B衬底102，其中在A衬底101上表面沉积金属形成A微波稱合线谐振器103、A信号引入传输线104、A信号引出传输线105及A接地金属面106。
[0015]将A衬底101上表面和B衬底102下表面对准，利用MEMS对准键合工艺形成A滤波器。
[0016]所述的B滤波器，其结构包括C衬底201和D衬底202，在C衬底201上表面上沉积金属形成B微波耦合线谐振器203、B信号引入传输线204、B信号引出传输线205及B接地金属面206。
[0017]将C衬底201上表面和D衬底202下表面对准，利用MEMS对准键合工艺形成B滤波器。
[0018]制作时，将A滤波器的B衬底102上表面与B滤波器的C衬底201下表面对准，利用MEMS对准键合工艺制成一体，并在A微波耦合线谐振器103和B微波耦合线谐振器203外侧区域由D衬底202至A衬底101自上而下刻蚀接地通孔阵列212，接地通孔深度为4 X 360 μ m，通孔孔径200 μ m，对该接地通孔阵列212进行电镀在通孔侧壁沉积金属，最终实现三维集成的多层堆叠结构微屏蔽MEMS滤波器的制作。
[0019]所述的A衬底101上表面、B衬底102下表面上沉积金属形成A微波耦合线谐振器103、A信号引入传输线104、A信号引出传输线105及A接地金属面106。
[0020]所述的A衬底101与A微波耦合线谐振器103之间的衬底自上而下利用微机械部分刻蚀形成A衬底刻蚀腔107_1，刻蚀深度为100 μ m。
[0021]所述的B衬底102与A微波耦合线谐振器103之间的衬底下表面自下而上利用微机械部分刻蚀形成B衬底刻蚀腔107_2，刻蚀深度为100 μ m，B衬底刻蚀腔107_2与A衬底刻蚀腔107_1对准形成A滤波器的A密封腔；所述的D衬底202与B微波耦合线谐振器203之间的衬底下表面自下而上的利用微机械部分刻蚀形成D衬底刻蚀腔207_2，刻蚀深度为100 ym；D衬底刻蚀腔207_2与C衬底刻蚀腔207_1对准形成B滤波器的B密封腔。
[0022]所述的B衬底102下表面上的A信号输入传输线104和A信号引出传输线105的中心位置分别刻蚀形成A输入通孔108和A输出通孔109，刻蚀深度为360 μ m。
[0023]B衬底102上表面的A输入通孔108、A输出通孔109、B输入通孔208和B输出通孔209的位置处沉积金属分别形成A信号输入传输线110、A信号输出传输线111、B信号输入传输线210、B信号输出传输线211 ；所述的A输入通孔108和A输出通孔109电镀在通孔侧壁沉积金属；对A衬底101下表面沉积电镀金属。
[0024]所述的C衬底201与B微波耦合线谐振器203之间的衬底自上而下利用反应离子刻蚀形成C衬底刻蚀腔207_1，刻蚀深度为100 μ m。
[0025]所述的C衬底201上表面上的B信号引入传输线204和B信号引出传输线205的中心位置分别刻蚀形成B输入通孔208和B输出通孔209，刻蚀深度为360 μ m。
[0026]所述的C衬底201下表面上的A输入通孔108、A输出通孔109、B输入通孔208和B输出通孔209的位置处沉积金属分别形成A信号输入传输线110、A信号输出传输线111、B信号输入传输线201、B信号输出传输线211 ；B输入通孔208和B输出通孔209电镀在通孔侧壁沉积金属；所述的D衬底202上表面沉积电镀金属。
[0027]所述的A衬底101、B衬底102、C衬底201)和D衬底202的衬底材料的厚度均为360 μ m,电阻率为3000 Ω.cm的高阻硅。
[0028]如图5-1所示，滤波器组中的A滤波器的通带为7.6-9.4GHz，损耗小于2.0dB，反射损耗小于-15dB，在6.6GHz、IOGHz频点的带外抑制小于_40dB。
如图5-2所示，滤波器组中B滤波器的通带为8.6-10.4GHz，损耗小于2.0dB,反射损耗小于-15dB，在7.4GHz、11.4GHz频点的带外抑制小于_40dB。
[0029]滤波器组中的B滤波器的尺寸不大于A滤波器的尺寸。
[0030]所述滤波器组中滤波器B和滤波器的微波耦合线谐振器的节数可以是任意多节。[0031 ] 利用MEMS的DRIE技术或湿法腐蚀对A衬底的微波耦合传输线之间的衬底上表面自上而下进行刻蚀,形成刻蚀腔,刻蚀深度为衬底厚度的20%-60% ;对所述B滤波器、C衬底的B微波耦合传输线之间的衬底上表面自上而下进行刻蚀,形成刻蚀腔,刻蚀深度为衬底厚度的20%-60%。
[0032]利用MEMS的DRIE技术或湿法腐蚀对B衬底下表面处A衬底刻蚀腔对应位置处的衬底材料自下而上进行刻蚀，形成刻蚀腔，刻蚀深度为衬底厚度的20%-60% ;对所述D衬底下表面处C衬底刻蚀腔对应位置处的衬底材料自下而上进行刻蚀,形成刻蚀腔,刻蚀深度为衬底厚度的20%-60%。
[0033]所述A滤波器在A衬底上表面信号弓I入传输线、信号引出传输线上方对应位置的B衬底处刻蚀形成A输入通孔和A输出通孔，刻蚀深度为B衬底的厚度，A输入通孔、A输出通孔孔径尺寸分别不大于A信号引入传输线、A信号引出传输线的尺寸；所述B滤波器在C衬底信号B引入传输线和B信号引出传输线所在位置处刻蚀形成B输入通孔和B输出通孔；刻蚀深度为C衬底的厚度，B输入通孔、B输出通孔孔径尺寸分别不大于B信号引入传输线、B信号引出传输线的尺寸，通孔形状可以是圆形、方形或者多边形。[0034]利用金属输入通孔、金属输出通孔将A信号引入传输线与A信号输入传输线、A信号引出传输线与A信号输出传输线、B信号引入传输线与B信号输入传输线、B信号引出传输线与B信号输出传输线互连。
[0035]所述滤波器组在A微波耦合线谐振器和B微波耦合线谐振器的外围位置处包含金属通孔阵列，通孔形状可以是圆形或者方形或者多边形；所述滤波器组包含的A输入通孔、A输出通孔、B输入通孔、B输出通孔均为金属通孔，孔壁上附着金属，通孔形状可以是圆形、方形或者多边形。
【权利要求】
1.三维集成的多层堆叠结构微屏蔽MEMS滤波器组，其特征是包括A滤波器、B滤波器；所述的A滤波器包括A衬底和B衬底，其中在A衬底上表面沉积金属形成A微波耦合线谐振器、A信号引入传输线、A信号引出传输线及A接地金属面；将A衬底上表面和B衬底下表面对准，利用MEMS对准键合工艺形成A滤波器；所述的B滤波器包括C衬底和D衬底，在C衬底上表面上沉积金属形成B微波稱合线谐振器、B信号引入传输线、B信号引出传输线及B接地金属面，将C衬底上表面和D衬底下表面对准，利用MEMS对准键合工艺形成B滤波器；制作时，将A滤波器的B衬底上表面与B滤波器的C衬底下表面对准，利用MEMS对准键合工艺制成一体，并在A微波耦合线谐振器和B微波耦合线谐振器外侧区域由D衬底至A衬底自上而下刻蚀接地通孔阵列，对该接地通孔阵列进行电镀在通孔侧壁沉积金属，最终实现三维集成的多层堆叠结构微屏蔽MEMS滤波器的制作。
2.根据权利要求1所述的三维集成的多层堆叠结构微屏蔽MEMS滤波器组，其特征是所述的A衬底上表面、B衬底下表面上沉积金属形成A微波稱合线谐振器、A信号引入传输线、A信号引出传输线及A接地金属面。
3.根据权利要求1所述的三维集成的多层堆叠结构微屏蔽MEMS滤波器组，其特征是所述的A衬底与A微波耦合线谐振器之间的衬底自上而下利用微机械部分刻蚀形成A衬底刻蚀腔，刻蚀深度为100 μ m。
4.根据权利要求1所述的三维集成的多层堆叠结构微屏蔽MEMS滤波器组，其特征是所述的B衬底与A微波耦合线谐振器之间的衬底下表面自下而上利用微机械部分刻蚀形成B衬底刻蚀腔，刻蚀深度为100 μπι,Β衬底刻蚀腔与A衬底刻蚀腔对准形成A滤波器的A密封腔；所述的D衬底与B微波耦合线谐振器之间的衬底下表面自下而上 的利用微机械部分刻蚀形成D衬底刻蚀腔，刻蚀深度为100 ym；D衬底刻蚀腔与C衬底刻蚀腔对准形成B滤波器的B密封腔。
5.根据权利要求1所述的三维集成的多层堆叠结构微屏蔽MEMS滤波器组，其特征是所述的B衬底下表面上的A信号输入传输线和A信号引出传输线的中心位置分别刻蚀形成A输入通孔和A输出通孔，刻蚀深度为360 ym；B衬底上表面的A输入通孔、A输出通孔、B输入通孔和B输出通孔的位置处沉积金属分别形成A信号输入传输线、A信号输出传输线、B信号输入传输线、B信号输出传输线；所述的A输入通孔和A输出通孔电镀在通孔侧壁沉积金属；对A衬底下表面沉积电镀金属。
6.根据权利要求1所述的三维集成的多层堆叠结构微屏蔽MEMS滤波器组，其特征是所述的C衬底与B微波耦合线谐振器之间的衬底自上而下利用反应离子刻蚀形成C衬底刻蚀腔，刻蚀深度为100 μ m。
7.根据权利要求1所述的三维集成的多层堆叠结构微屏蔽MEMS滤波器组，其特征是所述的C衬底上表面上的B信号引入传输线和B信号引出传输线的中心位置分别刻蚀形成B输入通孔和B输出通孔，刻蚀深度为360 μ m。
8.根据权利要求1所述的三维集成的多层堆叠结构微屏蔽MEMS滤波器组，其特征是所述的C衬底下表面上的A输入通孔、A输出通孔、B输入通孔和B输出通孔的位置处沉积金属分别形成A信号输入传输线、A信号输出传输线、B信号输入传输线、B信号输出传输线；B输入通孔和B输出通孔电镀在通孔侧壁沉积金属；所述的D衬底上表面沉积电镀金属。
9.根据权利要求1所述的三维集成的多层堆叠结构微屏蔽MEMS滤波器组，其特征是所述的A衬底1、B衬底、C衬底和D衬底的衬底材料的厚度均为360 μ m,电阻率为3000 Ω -cm的闻阻娃。
10.根据权利要求1所述的三维集成的多层堆叠结构微屏蔽MEMS滤波器组，其特征是所述的A滤波器的通带为7.6-9.4GHz,损耗小于2.0dB,反射损耗小于_15dB，在6.6GHz、IOGHz频点的带外抑制小于_40dB，B滤波器的通带为8.6-10.4GHz，损耗小于2.0dB,反射损耗小于-15dB，在7.4GHz、11.4GHz 频点的带外抑制小于_40dB。
【文档编号】B81B7/02GK103779642SQ201410034441
【公开日】2014年5月7日 申请日期:2014年1月24日 优先权日:2014年1月24日
【发明者】郁元卫, 侯芳, 朱健 申请人:中国电子科技集团公司第五十五研究所