专利名称：测试装置的制作方法
技术领域：
本发明涉及一种测试装置，且特别涉及一种包括多个选择性地装设有多种测试模块的测试模块槽之测试装置。
背景技术：
一种用于执行在测试中的设备之模拟测试的测试装置，此测试装置通过允许测试模块产生与提供测试信号至在测试中的设备以及其它测试模块测量从在测试中的设备而来的输出信号而执行测试。为了实现这样的测试模块之操作，当基于决定例如测试模块之操作顺序的测试顺序之测试程序而提供触发信号给它们时，此测试装置同步地控制测试模块。
近来，发展出一种测试装置，其包括多个测试模块槽，这些测试模块槽分别选择性地装设有用于产生不同种类测试信号而测试在测试中的设备之不同种类的测试模块。在这样的测试装置中，既然分别地装设至多个测试模块槽的测试模块是选择性地被改变，且测试模块之测试操作所需的时间彼此不同，则不可避免地需要关连于每当测试模块被改变时测试模块之装设位置或组合的测试程序，且必须为极端困难之测试准备程序。
发明内容
因此，本发明的目的就是提供一种测试装置，其能够克服伴随公知技术的上述缺点。上述与其它目的可通过独立权利要求所描述的组合而达成。从属权利要求定义本发明的进一步优点与范例组合。
根据本发明之第一方面，一种测试装置，包括多个测试模块槽，用于对测试中的设备进行测试的多种测试模块选择性地装设于其中，包括操作顺序保持件(operation order holding means)，用于保持指示这些测试模块中的第一测试模块在这些测试模块中的第二测试模块进行测试操作前所应执行之测试操作的信息；触发返回信号接收件，用于当第一测试模块之测试操作已完成，接收从第一测试模块来之触发返回信号，此触发返回信号指示第一测试模块已完成其测试操作；以及触发信号提供件，用于当触发返回信号接收件接收触发返回信号时，提供触发信号至第二测试模块，此触发信号指示第二测试模块应开始其测试操作。
第一测试模块可为任意波形调整器，用于产生与提供任意模拟波形至测试中的该设备，第二测试模块可为相位特性测试器，用于接收测试中的该设备回应任意波形调整器所提供之模拟波形而输出的模拟波形，并测试模拟波形之相位特性，操作顺序保持件可保持指示任意波形调整器执行模拟波形之提供操作至测试中的该设备后，相位特性测试器应执行从测试中的该设备之模拟波形的接收操作的信息，触发返回信号接收件可接收从任意波形调整器来的触发返回信号，当任意波形调整器在模拟波形的预设时间内已完成提供操作，触发返回信号指示任意波形调整器已完成提供操作，以及触发信号提供件可提供触发信号至相位特性测试器，当触发返回信号接收件接收触发返回信号时，触发信号指示相位特性测试器应开始模拟波形从测试中的该设备之接收操作。
触发返回信号接收件与触发信号提供件可为多任务器电路用以从每一个测试模块获得每个触发返回信号，选择从第一测试模块获得之触发返回信号之一，以及提供被选择的触发返回信号至第二测试模块做为触发信号，以及操作顺序保持件可为触发器电路，用以保持选择信号，以控制多任务器电路选择触发返回信号。
第一测试模块可平行执行第一与第二测试操作，操作顺序保持件可保持指示第二测试模块之测试操作应被执行于第一测试模块之第一测试操作之后的信息，以及指示多个测试模块中第三测试模块之测试操作应被执行于第一测试模块之第二测试操作之后的信息，在第一测试模块之第一测试操作已完成时，触发返回信号件可从第一测试模块接收第一触发返回信号，第一触发返回信号指示第一测试模块已完成第一测试操作，并在第一测试模块之第二测试操作已完成时，从第一测试模块接收第二触发返回信号，第二触发返回信号指示第一测试模块已完成第二测试操作，以及当触发返回信号接收件接收第一触发返回信号时，触发信号提供件可提供第一触发信号至第二测试模块，第一触发信号指示第二测试模块应开始它的测试操作，并在触发返回信号接收件接收该第二触发返回信号时，提供第二触发信号至第三测试模块，第二触发信号指示第三测试模块应开始它的测试操作。
上述发明内容并不必须叙述本发明的所有必要特征。本发明也可为上述特征的子组合。为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
图1为一范例之系统方框图。
图2为一范例之测试头布局用于4DUT测试。
图3.1为一范例之系统同步方框图。
图3.2为一范例之ASYNC模块方框图。
图4.1为一范例之RF承载板的示意图。
图5.1为一范例之RF仪器显示用于4DUT平行测试之模块。
图5.2为一范例之VSA/VSG模块。
图5.3为一计算结构VSA/VSG总线连接。
图5.4为一范例之RFCOM模块方框图。
图5.5为一范例之RFDIST方框图。
图5.6为一范例之RFFE(RF前端)方框图。
图5.7为一范例之RFMTX方框图。
图5.8为一范例之4DUTs连续DUT数字化的时间分析。
图6.1为一范例之BBFE模块方框图。
图7.1为一范例之BBWG/D方框图。
图8.1为一范例之AVWG/D方框图。
图9.1为一范例之表示DCAP与DAW之250M数字模块的方框图。
图10表示关连于本发明一实施例之范例的测试装置100之架构。
图11表示关连于本实施例之范例的测试装置100之详细架构。
图12表示关连于本实施例之范例的测试装置100之操作顺序。
图13表示关连于本实施例之范例的触发矩阵206之架构。
主要元件标记说明100测试装置102总控制装置104站台控制装置106模拟同步电路控制单元108数字同步控制单元110模拟测试模块110a任意波形调整器110b相位特性测试器112数字测试模块112a图形产生器120测试中的设备200参考时脉产生单元202可变时脉产生单元204时脉矩阵206触发矩阵400触发控制模块402多任务器电路
404优先序编码器406触发器电路具体实施方式
1.介绍本发明涉及一组测试头模块，设计用以当设置在例如半导体测试联盟(Semiconductor Test Consortium，STC)开放半导体测试架构(OPENSTAR)顺应式测试系统之系统的测试头时，执行射频(Radio Frequency，RF)与混合信号/模拟测试。这些模块设计用以能够测试包括但不局限下列设备无线局域网络(W-LAN)、手机、音频(audio)、视频(video)、盘片机(disk drive)、高分辨率电视(HDTV)、多样化数字光盘(DVD)以及其它RF、模拟与混合信号集成电路。
在此所描述之测试头模块包括异步(ASYNC)模拟同步(Analog Sync)RF模块VSA/VSG向量信号分析器/向量信号产生器(Vector SignalAnalyzer/Vector Signal Generator)RFCOM RF共享(RF Common)RFDIST RF分布(RF Distribution)RFFE RF前端(RF Front End)RFMTX RF开关阵列(RF Switch Matrix)RFPA RF功率放大器(RF Power Amplifier)AVWG/D 影音波形产生器/数化器(Audio Video Waveform Generator/Digitizer)BBWG/D 基础频带波形产生器/数化器
(Base Band Waveform Generator/Digitizer)BBFE基础频带前端(Base Band Front End)以下叙述包含每个测试头模块的范例结构、物理特性与规格。上列RF模块是子仪器，设计用以被内连接以形成完整测试仪器。在此例中，某些规格只应用于完整测试仪器。注意，虽然本发明之范例结构、物理特性与规格是为了举例说明而描述，但本发明之实施例不局限于在此所披露之范例。
此外，此文件包含信息于RF校准、250MHz数字模块的混合信号部分、计算机连接至RF子系统、设备接口、RF与混合信号软件以及平行测试。
2.系统概要许多测试系统架构可使用在此所述之模块。以下所描述的一范例应用架构显示RF模块之内连接以形成完整RF仪器，且显示4DUT(DeviceUnder Test)平行测试，使用波形产生器/数化器模块以提供附加信号至DUTs。
2.1范例应用架构一范例系统架构之方框图表示于图2.1。系统是用以测试四个DUTs，例如，多频带手机RF芯片。以下将简略叙述模块与信号流。每个模块与其操作的更详细叙述显示于段落5到9。
在测试中，由向量信号产生器所产生的调变RF信号被送至RFCOM模块，根据测试，它可被与从6GHz连续波信号产生器(Continuous WaveSignal Generator)(CWSG6G)所来的信号混合、放大、及/或低通率波(lowpass filtered)。信号接着走向RFDIST模块，在此它散布至四个RF前端模块，每个DUT一个。RF前端模块通过系统数化器提供方向的耦合器与混合器给前进(forward)与反射功率(reflected power)的方向数字测量。RFCOM模块上的第二6GHz连续波信号产生器(CWSG6G)提供系统区域振荡器信号以在RF前端模块混合。RFCOM模块上的第三6GHz连续波信号产生器(CWSG6G)提供区域振荡器信号给DUT。此信号是由RFDIST模块散布至四个RFFE模块。DUT区域振荡器与调变RF信号是从RFFE模块送至RFMTX模块。RFMTX模块切换调变RF信号至四个输出的一个。RFMTX也切换DUT区域振荡器信号至两个输出的一个，并通过RF HIFIX提供连接至DUT。从DUT来的RF信号被RFMTX切换并送至RFFE模块，在此它们可被降频变换(down-converted)并送至数化器(通过BBFE)，或在此它们可通过RFCOM模块之VSA选择器而被送至向量信号分析器。
当RBWG/D在VSG/VSA模块时，基础频带信号是经过BBFE模块而往返在测试头的一个波形产生器/数化器。
2.2物理架构图2.2表示一可能测试头模块布局以测试四个平行的DUTs，在此每个DUT可能需要RF、基础频带、数字与音频频率输入及输出信号。此架构可用于图2.1所表示之范例系统。
在本发明一实施例中，VSG/VSA模块需要11个物理测试头槽(physical test head slot)。(一个单一物理测试头槽为24毫米宽，如STCOPENSTAR结构规格所定义。)在另一实施例，RFCOM模块需要9个物理测试头槽。这些模块包含装设在适合测试头之壳体内的子模块。其它模块各需要一个24毫米测试头槽。
3.模拟同步模拟同步或异步模块通过触发与计时连接每个模块的线路而同步化系统内的RF与模拟模块。此外，ASYNC模块以数字子系统同步化RF与模拟模块。模拟同步模块也提供一个低相位噪声参考时脉给整个系统。
在本发明之实施例，每个ASYNC模块必须有他自己的站台控制器。在本发明之实施例，上至两个的ASYNC模块可相互连接于测试头。在本发明之实施例，附加ASYNC模块一对子模块必须独立地操作。
3.1模拟同步描述图3.1为一范例系统同步方框图。每个模拟同步模块可控制上至16个射频/模拟模块。它也可通过输入于同步矩阵的CONTINUE图形，并通过从连接效能板(performance board)之选择性的逻辑同步化(LSYNC)模块或数字模块的逻辑同步化信号而与数字模块同步化。
模拟同步模块包含低相位噪声100MHz参考时脉。当ASYNC模块出现在系统，此参考成为整个系统的主参考。100MHz参考时脉被直接送至所有射频/模拟模块。此外，一个由100MHz参考分出的10MHz参考时脉被送至同步(SYNC)矩阵模块以控制这些模块上的250MHz参考时脉。
ASYNC模块的一范例方框图表示于图3.2。表3.1表示连接至每个射频/模拟模块之时脉与触发线的数量。
表3.1每个射频/模拟模块之时脉与触发线路的数量模拟参考时脉1模拟时脉2模拟触发发送4模拟触发返回2控制信号1ASYNC模块包含1KHz至500MHz的变化时脉源，其适用所有射频/模拟模块。图形控制时脉可通过LSYNC时脉连接而产生。
3.2范例ASYNC模块规格表3.2列表ASYNC模块规格的范例。
表3.2ASYNC模块规格范例
PB触发4.设备接口多数模拟模块通过与用于数字模块中HIFIX与负载板(Load Board)之间相同类型的连接而连接至DUT。一个在模块顶端120脚位(pin)的连接器与设置在HIFIX上缆线装设的连接器相配。接着信号传递至负载板接口上的连接器。(见开放结构硬件规格(Open Architecture HardwareSpecification)。)上述连接系统不适合RF子系统。一个RF HIFIX与RF承载板可被连接RF子系统至DUT。连接包括在RF模块一端之串联盲配同轴连接器(blind mate coaxial connector)、SMA连接半刚性同轴(semi-rigid coax)、负载板接口之盲配同轴连接器以及靠近DUT之SMA连接器的半刚性同轴。
图4.1表示RF负载板与DUT连接。
5.RF模块表5.1之RF模块互相连接以形成完整RF仪器。RF校准将整个仪器视为一个单元(除了负载板的校准因素)，因为中介点并非永远可校准。某些规格是给单独模块，在5.7节的完整仪器规格定义完整RF仪器的效能。
表5.1形成完整RF仪器的RF模块VSA/VSG向量信号分析器/向量信号产生器RFCOM RF共享RFDIST RF分布RFFE RF前端RFMTX RF开关阵列RFPA RF功率放大器图5.1表示完整RF仪器。此单独模块叙述如下。
5.1 VSA/VSG模块VSA/VSG为向量信号分析器/向量信号产生器。
5.1.1 VSA/VSG描述图5.2为VSA/VSG模块范例的方框图。
VSG产生从50MHz至6GHz之连续波或调变RF波形。RBWG(RF基础频带波形产生器)包含两个14位200MS/s任意波形产生器以产生I(同相(in phase))与Q(正交(quadrature))基础频带调变信号。RFUPC(RF上变频器(Upconverter))转换基础频带信号至I/Q调变RF波形，在50MHz至6GHz之频率范围。RBWG I与Q输出也可通过BBFE模块送至DUT(见6节)。
VSA通过降频变换RF信号至IF(使用RFDWC或RF降频变换器(Downconverter))而分析调变后的RF信号，并以14位100MS/s数化器(部分RBWD或RF基础频带数化器)而将之数字化。数字化波形是在存储于32MW数化器存储器前数字地降频变换至基础频带，以传递至计算机进行分析。
VSA允许调变分析在50MHz至6GHz之频率范围的信号。此外，VSA可做为从20MHz至18GHz的频谱分析器。
在本发明之实施例，RBWD包含两个分离的14位100MS/s数化器，输入至RBWD的I与Q可通过BBFE模块(见6节)而将从DUT来的基础频带信号数字化。
5.1.2 VSA/VSG数据总线VSA/VSG模块使用主开放结构光纤通道数据总线(primary OpenArchitecture Fiber Channel data bus)与选择性StarGen StarFabric-bridgedPCI总线。从RBWG/D存储器至站台控制器CPU的数据传输通过PCI桥。
图5.3表示一范例计算结构之总线的连接关系。
5.1.3 VSA/VSG实体在本发明一实施例，VSA/VSG需要11个STC开放结构24毫米测试头槽。
5.1.4 VSA/VSG规格范例表5.2与5.3表示VSA/VSG模块一实施例之范例规格。然而，应注意其它实施例可具有其它规格与条件。
表5.2范例VSA规格
表5.3范例VSG规格
5.2 RFCOM模块RFCOM模块提供RF功能，其共同应用于所有RFFE模块与所有DUTs。
5.2.1 RFCOM描述图5.4为RFCOM模块的范例方框图。RFCOM模块包括三个6GHz连续波信号产生器(CWSG6G)、功率放大器(Power Amplifier，PA)、一个两埠RF混和器、产生器低通滤波器(Filt)与接收选择切换器(receive selectorswitch，SEL)。一个RF仪器至ASYNC模块的触发接口也放置于RFCOM模块。
CWSG6G#1提供50MHz至6GHz的连续波信号给两个音调测试。当需要时，从CWSG6G#1来的信号与从VSG来的连续波(或调变)信号被双端口混和器混合以产生两个音调测试信号。功率放大器提供足够的增益给完整RF仪器，以产生0dBm于负载板连接器。在较低输出位准的功率放大器被关掉。Filt方块提供可切换的1GHz、2GHz、3GHz与6GHz低通滤波器以从产生器输出移除谐波。
CWSG6G#2提供50MHz至6GHz区域振荡器信号给RFFE模块上的耦合接收器。这些信号被与从RFFE模块上的方向耦合器来的信号混合以产生可被基础频带数化器(例如RBWD)数字化的基础频带信号。
CWSG6G#3通过RFFE与RFMTX模块提供50MHz至6GHz连续波信号给DUT区域振荡器端口。SEL方块是机械共轴继电器(mechanicalcoaxial relay)，其选择哪个RFFE模块将传送它的信号至VSA。机械继电器提供低输入损失，并给予较佳接收灵敏度给低位准测量。许多测试在较高信号位准被执行，且可使用耦合接收器(见RFFE模块，5.4节)及其电子切换于更快的平行DUT测试。
5.2.3 RFCOM实体在本发明一实施例中，RFCOM模块需要9STC开放结构24毫米测试头槽。
5.2.4范例RFCOM规格表5.4范例CWSG6G规格
表5.5范例Filt规格
5.3 RFDIST模块RFDIST模块通过分散RF、DUT区域振荡器与系统区域振荡器信号至四个RFFE模块而致能平行DUT测试。如果只使用单一RFFE模块，则不需要RFDIST模块。
5.3.1 RFDIST描述图5.5为RFDIST模块的范例方框图。三个功率分配器分配每个RF、DUT区域振荡器与系统区域振荡器信号至4端口。每个功率分配器在每个输出埠具有一个放大器以补偿分配信号的损失且提供端口之间的隔离。因此，在平行测试中一个DUT的情况不会影响其它DUT的信号。
5.4 RFFE模块RFFE(或RF前端)模块提供方向的耦合器于每个DUT RF线，以测量向前与反射功率，且致能耦合混合接收器(Coupler-Mixer Receiver，CMR)。附加电路系统有助于校正与诊断。选择性噪声源可被连接于RFFE模块，以噪声图测试。
5.4.1 RFFE描述图5.6为RFFE模块的范例方框图。从VSG的信号、向VSA的信号与DUT LO都经过RFFE模块上方向的耦合器。耦合信号每个都与被区域SG分配器(从RFCOM模块上的CWSG6G)分散的系统区域振荡器信号混合，并降频变换至基础频带，在那里，它们可由RBWD或其它系统数化器数化。方向的耦合器与混合器形成CMR的心脏。
选择性噪声源可被切换至DUT Rx埠以噪声图测试。
功率检测器与靠近模块之输出的回送路径有助于校正与诊断。
5.4.2 RFFE规格范例表5.6 RFFE规格范例
5.4 RTMTX模块RFMTX模块提供多负载板连接给RFFE的输入与输出。这样可以大幅减少负载板元件数量，并简化布局。
5.4.1 RFMTX描述图5.7为RFMTX的范例方框图。每个RFMTX模块可掌控两个RFFE模块。RFMTX模块上的切换器连接RFFE DUT Rx埠至四个DUT输入埠之一。当DUT LO信号在两个DUT连接之间被切换，四个DUT输出埠被切换至RFFE的DUT Tx埠。不活动连接被终止在50欧姆。
对于RFMTX模块有两个选择性切换类型，共轴机械继电器或半导体切换器。半导体切换器提供较快的切换速度，但被限制于6GHz的频宽且具有更多插入损失。共轴机械继电器提供18GHz频宽与较少插入损失，但切换速度较低。
5.4.2 RFMTX范例规格表5.7 RFMTX范例规格
5.5 RFPA模块RFPA模块增加VSG输出功率位准规格。这对于功率放大器测试特别有用。
5.6 RF校准RF校准在RF模块上被执行做为完整仪器。校准平面为RF HIFIX顶部，在盲配式(blind mate)RF连接器。一般校准被执行在决定固定频率的系统。在居中频率点的校准值被从最接近校准频率的值被内插。聚焦校准可提供更大的精确率于使用者定义频率。
被存储在站台控制器盘片上的一个档案的校准值在init期间被加载RF硬件。
使用校准负载板与外部功率计进行校准，其提供NIST追踪能力。
5.7完整RF仪器规格范例表5.8表示RF模块互相连接做为完整RF仪器的规格范例。这些规格在校准后应用在RF HIFIX，在连接至负载板的盲配式共轴连接器。
表5.8完整RF仪器规格范例
5.8平行RF测试当复合设备被平行测试，对于每个测试的设备准备与RF仪器准备对所有DUT都是同时地完成。RF信号被同时应用至所有DUT。然而，为了减少系统尺寸与成本，从DUT接收的信号被从每个DUT连续地数字化。通过使用CMR于多数测试，一个优点是快速电子切换以连续地连接每个DUT至数化器。在100MS/s的取样率，数字化4000个点需时约40微秒。以此速率对于四个DUT连续数字化的代价为3×40μs＝120μs，加上切换的时间。见图5.8。
6.BBFE模块BBFE(或基础频带前端模块)允许两个通道的数化器与两个通道的AWG来平行测试上至四个DUT(每个DUT之具有两个通道的AWG与两个通道数化器)。
BBFE是指在VSA/VSG模块或BBWG/D模块使用RBWG/D。
6.1 BBFE描述图6.1为BBFE的范例方框图。从一对AWG来的信号被缓冲并散布至四组不同输出驱动器，在从四个DUT来的信号也同样被缓冲并送至一对电子切换器时，电子切换器选择一组信号送至一对数化器。通过快速地顺序安排从四个DUT来的信号，数化器可连续地数化从四个DUT来的信号。通常在音讯频率以上，确实数化时间小于建立DUT与用于测试之测试器的时间，与执行其它非数字化测试。因此，只有花费很少测试时间，以节省成本与测试头空间。
四对输入与输出缓冲每个都有自己的DC偏移控制。此外，四对输入与输出是不同的。
6.2 BBFE规格范例表6.1 BBFE规格范例
7.BBWG/D模块BBWG/D(或基础频带波形产生器/数化器模块)为任意波形产生器与数化器模块，用于通过使用无线局域网络设备而测试宽带宽基础频带信号，也用于视讯频带AC测试、数字TV设备测试等。
7.1 BBWG/D描述图7.1为BBWG/D的范例方框图。除了一对AWG与数化器，模块也提供两个参考电压源与PMU能力。
当数化器具有12位分辨率于上至200MS/s时，AWG具有16位分辨率于上至200MS/s。
7.2 BBWG/D范例规格表7.1 BBWG范例规格
表7.2 BBWD范例规格
8.AVWG模块AVWG/D(或影音波形产生器/数化器模块)是任意波形产生器与数化器模块，用于影音设备的低成本测试。它也具有高DC线性，需要某些种类的DAC与ADC测试。
8.1 AVWG描述图8.1为AVWG/D的范例方框图。除了一对AWG与数化器，模块也提供两个参考电压源与PMU能力。
每个AWG具有两个源，时脉上至1MS/s的低速16位分辨率DAC与时脉上至50MS/s的高速16位分辨率DAC。每个数化器具有两个ADC，时脉可上至750KS/s的16位分辨率ADC与时脉可上至50MS/s的14位ADC。
8.2 AVWG规格范例表8.2范例AVWD规格
9.250MHz DM的混合信号元件250MHz数字模块可从A/D转换器或其它产生数字数据以表现模拟波形的设备抓取数据，并存储数据以通过混合信号分析工具(例如FFT)处理来以此形式抓取数据，数字模块使用于DCAP模式或数字抓取模式。每个数字针脚(或通道)可操作于DCAP模式，但有些限制与存储器极限标示于下表。给数字针脚且从相同PG跑的存储器可被混合以提供较大存储器于较少数量的针脚。
250MHz数字模块也可用于产生表现模拟波形的数字数据，例如可做为输入至测试中的D/A转换器。此模式称为DAW，对于数字任意波形。在此模式，SCAN存储器被用于存储DAW数据于通道基础。当在上述DCAP模式，存储器大小可交换(trade off)在单一PG上活动针脚的数量，如下表所示。
9.1 DCAP/DAW描述图9.1为250M DM的范例方框图，线条加粗部分为DCAP与DAW存储器。
9.2 DCAP/DAW规格范例表9.1 DCAP规格范例
表9.2 DCAP规格范例
表9.3 DAW规格范例
10.RF与模拟软件软件提供GUI工具以产生与分析波形，以及设定与显示硬件条件。软件支持以分享资源平行DUT测试，如同对OASIS的RF测试分类。校准与诊断软件也可被提供。
图10表示关连于本发明一实施例之测试装置100的范例架构。测试装置100包括一个总控制装置102、站台控制装置104、模拟同步电路控制单元106、数字同步控制单元108、多个模拟测试模块110与多个数字测试模块112。多个模拟与数字测试模块110与112为本发明之范例的测试模块。
测试装置100产生并提供测试信号至测试中的设备120，获得由测试中的设备120响应测试信号之操作所输出的输出信号，并依据输出信号判断测试中的设备120之质量。测试装置100使用依据开放结构之模块做为模拟或数字测试模块110或112来提供测试信号至在测试中的设备120。换言之，对于多个测试模块槽，是分别选择性地装设不同种类的模拟或数字测试模块110或112来产生不同种类的测试信号给测试中的设备120之测试。
总控制装置102获得与存储测试控制程序、测试程序、测试数据等，用于通过外部网络测试测试中的设备120。站台控制装置104控制模拟与数字测试模块110与112，并同时平行测试多个测试中的设备120。站台控制装置104以及模拟与数字测试模块110与112间的连接关系对应在测试中的设备120的针脚数量、效能板的写入种类、模拟与数字测试模块110与112的种类等而改变。换言之，每个站台控制装置104通过将多个模拟与数字测试模块110与112分为多个站台而响应测试中的设备120的效能来执行不同测试顺序，并控制包括在每个站台内的模拟或数字测试模块110或112的操作。
站台控制装置104获得并执行从总控制装置102来的测试控制程序。而且，站台控制装置104根据测试控制程序获得使用在测试中的设备120的测试程序与测试数据，并提供它们至使用在测试中的每个设备120之测试的模拟或数字测试模块110或112。接着，站台控制装置104通过从模拟同步电路控制单元106提供触发信号与时脉信号至模拟或数字测试模块110或112而根据测试程序与测试数据指示模拟或数字测试模块110或112开始测试。并且，站台控制装置104从模拟或数字同步控制单元106或108接收中断指示测试结束，并通知总控制装置102。.
模拟同步电路控制单元106根据站台控制装置104之控制通过模拟测试模块110控制测试顺序。例如，模拟同步电路控制单元106提供模拟测试模块110触发信号以开始在测试中的设备120之测试操作以及时脉信号至控制测试操作，并从模拟测试模块110接收触发返回信号指示模拟测试模块110之测试操作的完成。此外，模拟与数字同步控制单元106与108可送出触发返回信号至其它每个。例如，数字同步控制单元108可送出从数字测试模块112接收的触发返回信号至模拟同步电路控制单元106，而模拟同步电路控制单元106可根据从数字同步控制单元108所接收之触发返回信号提供触发信号至模拟测试模块110。
特别是，模拟同步电路控制单元106具有一种功能可做为本发明之操作顺序保持件，因此它可保持指示多个模拟测试模块110中一个第一测试模块110在测试操作前应被多个模拟测试模块110中一个第一测试模块110执行之测试操作的信息。例如，模拟同步电路控制单元106在测试中的设备120开始测试前由硬件设定，以在从第一模拟测试模块110接收触发返回信号时提供触发信号至第二模拟测试模块110。并且，模拟同步电路控制单元106具有做为本发明之触发返回信号接收件的功能，因此当第一模拟测试模块110之测试操作完成时从第一模拟测试模块110接收指示第一模拟测试模块110完成它的测试操作之触发返回信号。并且，模拟同步电路控制单元106具有做为本发明之触发提供件的功能，以当触发返回信号接收件接收触发返回信号时，提供第二模拟测试模块110触发信号来指示第二模拟测试模块110应该开始其测试操作。
此外，若模拟测试模块110为一或多个在测试中的设备120平行执行不同种类之测试操作，模拟同步电路控制单元106可操作于下列规则。模拟同步电路控制单元106具有做为本发明之操作顺序保持件的功能，以保持信息指示第二模拟测试模块110之测试操作前应被第一模拟测试模块110执行的第一测试操作，以及信息指示第三模拟测试模块110之测试操作前应被第一模拟测试模块110执行的第二测试操作。并且，模拟同步电路控制单元106具有做为本发明之触发返回信号接收件的功能，以当第一模拟测试模块110之第一测试操作完成时从第一模拟测试模块110接收指示第一模拟测试模块110完成第一测试操作的第一触发返回信号，以及当第一模拟测试模块110之第二测试操作完成时从第一模拟测试模块110接收指示第一模拟测试模块110完成第二测试操作的第二触发返回信号。并且，模拟同步电路控制单元106具有做为本发明之触发信号提供件的功能，以当触发返回信号接收件接收第一触发返回信号时提供第二模拟测试模块110指示第二模拟测试模块110完成其测试操作的第一触发信号，且当触发返回信号接收件接收第二触发返回信号时提供第三模拟测试模块110指示第三模拟测试模块110完成其测试操作的第二触发信号。
承上所述，根据关连于本实施例之测试装置100，通过根据在测试操作期间从预设模拟或数字测试模块110或112所接收的触发返回信号而提供触发信号给预设模拟测试模块110，其中模拟同步电路控制单元106先行由硬件设定，预设模拟测试模块110可开始其操作，且多个模拟与数字测试模块110与112可以想要的顺序操作。因此，虽然装设至多个测试模块槽的模拟与数字测试模块110与112被选择性地改变，它可减少使测试程序关连于装设位置或测试模块之混合所需的工作，并缩减测试测试中之设备所需的时间。此外，数字同步控制单元108可通过发挥如上述模拟同步电路控制单元106之功能而控制数字测试模块112的测试操作。
图11表示关连于本实施例之测试装置100的详细架构范例。测试装置100包括任意波形调整器110a与相位特性测试器110b做为模拟测试模块110，与图形产生器112a做为数字测试模块112。模拟同步电路控制单元106包括参考时脉产生单元200、可变时脉产生单元202、时脉矩阵204与触发矩阵206。
任意波形调整器110a根据模拟同步电路控制单元106的控制而产生与提供任意模拟波形到在测试中的设备120。此外，相位特性测试器110b回应从任意波形调整器110a施加的模拟波形而接收在测试中的设备120所输出的模拟波形，并测试模拟波形之相位特性。任意波形调整器110a与相位特性测试器110b具有锁向回路(Phase Locked Loop，PLL)电路，且当根据参考时脉产生单元200所产生之参考时脉而产生内部时脉时操作。图形产生单元112a通过根据数字同步控制单元108的控制而产生与提供数字图形至在测试中的设备120而设定在测试中的设备120。
时脉矩阵204在测试中的设备120测试前被设定为与硬件关连，因此输入与输出之连接都已决定。换言之，从可变时脉产生单元202、数字同步控制单元108、效能板等来而被施加至任意波形调整器110a或相位特性测试器110b的时脉信号被决定。此外，触发矩阵206在测试中的设备120测试前被设定为与硬件关连，因此输入与输出之连接都已决定。换言之，当一个触发返回信号从任意波形调整器110a、相位特性测试器110b或图形产生器112a等接收到时，触发信号所施加至的任意波形调整器110a或相位特性测试器110b被决定。
也就是，触发矩阵206具有做为本发明之操作顺序保持件的功能，且因此保持信息来指示任意波形调整器110a对在测试中的设备120之提供操作应在相位特性测试器110b从在测试中的设备120的接收操作前被执行。并且，触发矩阵206具有做为触发返回信号接收件的功能，因此当任意波形调整器110a在预设时间完成模拟波形的提供操作时，从任意波形调整器110a接收指示任意波形调整器110a完成其提供操作的一个触发返回信号。并且，触发矩阵206具有做为触发信号提供件的功能，因此当触发返回信号接收件接收到触发返回信号时，提供指示相位特性测试器110b应该开始其操作而从在测试中的设备120a接收模拟波形的触发信号至相位特性测试器110b。
承上所述，通过接收与发送触发返回信号与触发信号而连续地控制任意波形调整器110a与相位特性测试器110b的操作，虽然在通过任意波形调整器110a施加模拟波形至在测试中的设备120时发生延迟，只要没有触发返回信号从任意波形调整器110a发出则相位特性测试器110b就不开始接收模拟波形，因此不会有测试顺序的错误而允许相位特性测试器110b在任意波形调整器110a完成施加模拟波形前开接收模拟波形，而任意波形调整器110a与相位特性测试器110b可在适当顺序下在适当时机操作。
图12表示关连于本实施例之测试装置100的操作顺序范例。首先，参考时脉产生单元200通过施加参考时脉至任意波形调整器110a与相位特性测试器110b而使任意波形调整器110a与相位特性测试器110b可操作。此时，任意波形调整器110a在等待状态等待例如触发信号之开始信号，而相位特性测试器110b在等待状态等待触发信号。
接着，图形产生器112a根据数字同步控制单元108的控制而产生与提供一个数字图形至在测试中的设备120，并建立在测试中的设备120。当建立完测试中的设备120后，图形产生器112a转入等待状态。同时，当开始信号通过触发矩阵206从数字同步控制单元108被施加至任意波形调整器110a，任意波形调整器110a产生存储在图形存储器的模拟波形，并开始提供在测试中的设备120。并且，当任意波形调整器110a在预设时间内完成提供模拟波形至在测试中的设备120的操作，任意波形调整器110a提供一个标记信号做为触发返回信号的范例至触发矩阵206。当从任意波形调整器110a接收标记信号，触发矩阵206提供触发信号至相位特性测试器110b。
并且，当从触发矩阵206接收触发信号，相位特性测试器110b响应从任意波形调整器110a施加的模拟波形而从在测试中的设备120接收模拟波形。当完成从在测试中的设备120所输出之模拟波形的接收操作，相位特性测试器110b提供抓取结束信号做为触发信号的范例至触发矩阵206。并且，当从相位特性测试器110b接收抓取结束信号，触发矩阵206提供继续信号至数字同步控制单元108。当接收继续信号，数字同步控制单元108允许图形产生器112a产生一个新的数字信号并建立在测试中的设备120。当完成在测试中的设备120的建立，图形产生器112a转入等待状态。此外，当从触发矩阵206接收抓取结束信号，数字同步控制单元108提供先行信号做为触发信号的范例。当从数字同步控制单元108接收先行信号，触发矩阵206提供先行信号做为触发信号的范例至任意波形调整器110a。
并且，当从触发矩阵206接收先行信号，任意波形调整器110a通过产生存储在图形存储器的下个模拟波形来切换模拟波形并开始提供在测试中的设备120。承上所述，通过连续地重复图形产生器112a的建立(set-up)操作、任意波形调整器110a的提供操作与相位特性测试器110b的接收操作，在测试中的设备120的输出波形响应多个不同模拟波形的每个而被相位特性测试器110b所接收。并且，当接收到预设数量之输出波形，相位特性测试器110b产生一个中断至站台控制装置104且通知测试顺序完成。并且，站台控制装置104停止任意波形调整器110a提供模拟波形至在测试中的设备120、停止数字同步控制单元108操作与停止图形产生器112a提供数字图形至在测试中的设备120。并且，站台控制装置104停止参考时脉产生单元200提供参考时脉至任意波形调整器110a与相位特性测试器110b。
承上所述，触发矩阵206根据预设硬件建立(set-up)执行关于开始信号、标记信号、触发信号、抓取结束信号、继续信号或先行信号的接收自与传递至任意波形调整器110a、相位特性测试器110b、图形产生器112a或数字同步控制单元108。因此本实施例之测试装置100可根据未决定任意波形调整器110a、相位特性测试器110b与图形产生器112a之操作顺序的测试程序而以所欲顺序操作任意波形调整器110a、相位特性测试器110b与图形产生器112a。
图13表示关连于本实施例之触发矩阵206的架构范例。触发矩阵206包括多个触发控制模块400。每个触发控制模块400包括一个多任务器电路402、一个优先序编码器404与一个触发器电路406。每个触发控制模块400分别地耦合至多个模拟测试模块110，例如任意波形调整器110a与相位特性测试器110b，并响应施加的触发返回信号而提供触发信号至每个模拟测试模块。
首先，将介绍在测试中的设备120开始测试前触发控制模块400的硬件建立。当一个状态信号被至少一个触发返回信号源根据站台控制装置104的指示施加至触发控制模块400，优先序编码器404分别通过多个接口从多个触发返回信号接收信号，并计算与提供状态信息来指示哪个触发返回信号源提供状态信号至触发器电路406。并且，当一个致能信号被任意波形调整器110a根据站台控制装置104的指示施加至触发器电路406，而一个建立请求信号被从站台控制单元104施加至触发器电路406，当建立请求信号被施加做为一个选择信号来控制多任务器电路402根据建立请求信号选择控制信号，触发器电路406保持被从优先序编码器404施加的状态信息。因此触发控制模块400之硬件建立被执行，而输入与输出的连接被决定。在此，如同触发返回信号源，有数字同步控制单元108、任意波形调整器110a、相位特性测试器110b、效能板等。
接着，将介绍在测试中的设备120在测试期间触发控制模块400的操作。触发器电路406提供如上述之测试开始前所保持的状态信息至多任务器电路402做为选择信号。并且，多任务器电路402做为本发明之触发返回信号接收件，而根据站台控制装置104的指示从每个触发返回信号源获得多个触发返回信号。并且，多任务器电路402做为本发明之触发信号提供件，并根据从触发器电路406施加的选择信号选择从每个触发返回信号源所获得的触发返回信号、多个触发返回信号、数字同步控制单元108或相位特性测试器110b，且提供它至任意波形调整器110a做为触发信号。
根据关连于本实施例之触发控制模块400，在测试中的设备120开始测试前，优先序编码器404产生状态信息，触发器电路406保持它做为选择信号，以执行触发控制模块400的硬件建立，而测试可通过响应任意波形调整器110a与相位特性测试器110b适当地选择触发信号源而被执行。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求所界定者为准。
权利要求
1.一种测试装置，其特征是包括多个测试模块槽，用于对测试中的设备进行测试的多种测试模块选择性地装设于其中，包括操作顺序保持件，用于保持指示上述多个测试模块中的第一测试模块在上述多个测试模块中的第二测试模块进行测试操作前所应执行之测试操作的信息；触发返回信号接收件，用于当该第一测试模块之测试操作已完成时，接收从该第一测试模块来之触发返回信号，该触发返回信号指示该第一测试模块已完成其测试操作；以及触发信号提供件，用于当该触发返回信号接收件接收该触发返回信号，提供触发信号至该第二测试模块，该触发信号指示该第二测试模块应开始其测试操作。
2.根据权利要求1所述之测试装置，其特征是该第一测试模块是任意波形调整器，用于产生与提供任意模拟波形至测试中的该设备，该第二测试模块是相位特性测试器，用于接收测试中的该设备回应该任意波形调整器所提供之该模拟波形而输出的模拟波形，并测试该模拟波形之相位特性，该操作顺序保持件保持指示该任意波形调整器执行该模拟波形之提供操作至测试中的该设备后，该相位特性测试器应执行从测试中的该设备之该模拟波形的接收操作的信息，该触发返回信号接收件接收从该任意波形调整器来的该触发返回信号，当该任意波形调整器在该模拟波形的预设时间内已完成提供操作，该触发返回信号指示该任意波形调整器已完成该提供操作，以及该触发信号提供件提供该触发信号至该相位特性测试器，当该触发返回信号接收件接收该触发返回信号时，该触发信号指示该相位特性测试器应开始该模拟波形从测试中的该设备之接收操作。
3.根据权利要求1所述之测试装置，其特征是该触发返回信号接收件与该触发信号提供件是多任务器电路，用以从每一上述多个测试模块获得每一多个该触发返回信号，选择从该第一测试模块获得之该些触发返回信号之一，以及提供被选择的该触发返回信号至该第二测试模块做为该触发信号，以及该操作顺序保持件是触发器电路，用以保持选择信号，以控制该多任务器电路选择该触发返回信号。
4.根据权利要求1所述之测试装置，其特征是该第一测试模块平行执行第一与第二测试操作，该操作顺序保持件保持指示该第二测试模块之该测试操作应被执行于该第一测试模块之该第一测试操作之后的信息，以及指示上述多个测试模块中第三测试模块之测试操作应被执行于该第一测试模块之该第二测试操作之后的信息，在该第一测试模块之该第一测试操作已完成时，该触发返回信号件从该第一测试模块接收第一触发返回信号，该第一触发返回信号指示该第一测试模块已完成该第一测试操作，并在该第一测试模块之该第二测试操作已完成时，从该第一测试模块接收第二触发返回信号，该第二触发返回信号指示该第一测试模块已完成该第二测试操作，以及当该触发返回信号接收件接收该第一触发返回信号时，该触发信号提供件提供第一触发信号至该第二测试模块，该第一触发信号指示该第二测试模块应开始它的该测试操作，并当该触发返回信号接收件接收该第二触发返回信号时，提供第二触发信号至该第三测试模块，该第二触发信号指示该第三测试模块应开始它的该测试操作。
全文摘要
一种测试装置，包括多个测试模块槽，用于对测试中的设备进行测试的多种测试模块选择性地装设于其中，包括操作顺序保持件，用于保持指示这些测试模块中的第一测试模块在这些测试模块中的第二测试模块进行测试操作前所应执行之测试操作的信息；触发返回信号接收件，用于当第一测试模块之测试操作已完成，接收从第一测试模块来之触发返回信号，触发返回信号指示第一测试模块已完成其测试操作；以及触发信号提供件，用于当触发返回信号接收件接收触发返回信号，提供触发信号至第二测试模块，触发信号指示第二测试模块应开始其测试操作。
文档编号G01R31/00GK1875283SQ20048003177
公开日2006年12月6日 申请日期2004年11月26日 优先权日2003年11月26日
发明者稻叶健司, 宫崎将司 申请人:爱德万测试株式会社