专利名称：用于消除自动测试设备转位时间的方法和装置的制作方法
技术领域：
本发明涉及使用自动测试设备用来对电子线路进行测试的装置、系统和方法，更具体地说，涉及用于对片上系统(SOC)或其他集成电路进行测试的装置、系统和方法。
背景技术：
制造商通常对SOC集成电路(IC)进行测试以便保证其具有正确的功能以及可靠性。一种常用于测试SOC IC的系统是Agilent 93000 SOC测试器，它支持共时(concurrent)测试。授权给Hirschmann的题为“Measuring and Calibrating a Test Head”的美国专利No.6,756,778、授权给Botka等人的题为“Blind Mate Connector for an Electronic CircuitTester”的美国专利No.5,558,541以及授权给Veteran等人的题为“Docking System for an Electronic Circuit Tester”的美国专利No.5,552,701中对Agilent 93000 SOC测试器的若干部分进行了说明。
图1示出了Agilent 93000测试器100，它包括带有被测器件(DUT)接口120的测试头110；用于对测试头100进行定位的操纵器130；插入下方的DUT接口120的DUT板150；用于为测试头100提供电能、水冷和压缩空气(这些内容未示出)的支持架140以及作为到测试器100的用户界面的计算机工作站(未示出)。测试头110包括测试器的电子器件和附加的模拟模块。采用目前的技术，测试头110可以设有512根针脚或1024根针脚，但是今后很可能会增加。512针的测试头支持4个卡盒，而1024针的测试头支持8个卡盒。每个卡盒可以分别含有8块数字板或8个模拟模块。一块板有16根针脚，从而每个卡盒有128根针脚。这样，4卡盒的测试头含有512根针脚，8卡盒的测试头有1024根针脚。在测试期间，DUT安装到DUT板150上的接触器(未示出)上，该接触器通过DUT接口120连接到I/O通道。DUT接口120可以包括高性能同轴电缆以及弹性接触针或弹簧针，它们与DUT板120建立了电连接。
DUT接口120提供与装卸装置或晶片探测器的对接能力。对接机构由压缩空气(未示出)控制，如果需要，也可以人工操作。测试头110通常是水冷系统，它从支持架140接收其冷却水供应，该支持架140接着由两条柔性软管连接到冷却单元(未示出)。操纵器130支撑测试头110并对其定位，并在测试头110以及装卸装置或晶片探测器之间提供6自由度的精密可重复连接。
支持架140连到操纵器130并作为测试头110与交流电源、冷却水源和压缩空气源之间的接口。测试器100也可以包括另外的支持架，例如用于安装附加的模拟仪器的模拟支持架。
可以用HP-UX工作站(未示出)作为用户与测试器100之间的界面。目前，Agilent 93000 SOC系列SmarTest软件运行于HP-UX工作站的HP-UX操作系统下，但是当然也可以采用其他适当的操作系统例如Linux或者其他的工作站。SmarTest使设置和测试数据可以下载到测试系统中，还允许编辑这些信息。所有的测试都是在测试系统中进行的。测试结果由工作站读回并显示在监视器上。在测试程序执行期间，通常不需要上载和下载，因为一旦测试程序开始运行，测试处理器的活动就独立于工作站。
在工作站上，可以运行诊断程序以对系统进行周期性检查或对问题的来源进行识别。测试器100的设置包括将数字通道板、电源和模拟仪器分配给测试头的具体通道，并提供测试头外部的相关主机元件(例如后备主时钟(alternate master clock，AMC))。测试头的电子元件向各个DUT提供电源并进行测试。测试头的一些功能和关键元素有1)所供电压的转换和分配；2)通过光缆与工作站连接；3)通过数据总线、地址总线和控制总线进行内部通信；4)通信时钟的产生和分配；5)主时钟的产生和分配；6)高精度参量测量单元(HP PMU)；7)与外部时钟连接；8)向DUT供电；以及9)进行通道测量，等等。
平台中的每根针脚提供周期、定时、电平、模式和定序，使每根测试器针脚可以在任意数目的不同模式下独立操作。不是共享测试资源，而是每根针脚都支持一整套测试器模式，包括时钟、SCAN、BIST控制、功能测试、APG和数字源以及捕获。测试器100的这种灵活性可以将针脚即时(on-the-fly)分组成为虚拟端口以测试若干目标IP块。结果，该平台可以对多个块进行共时测试。一旦测试完成，可以立刻对测试器针脚进行重新设置并组装成新的端口构造，以进行一组完全不同的测试。
测试器100的结构为对可能多达几十个具有不同定序和数字数据率的端口进行共时测试提供了支持。测试器100这种“每针-测试-处理器”(Test-Processor-per-pin)的结构使其可以用作可升级平台。测试器100支持包括RF、模拟、数字以及混合信号的测试技术，每一种都完全可以共时使用。图2图示的是将DUT 160置于组合零件的DUT板150上，并将DUT板150设在测试头110上方。
图3图示了DUT接口120顶上的晶片探测器DUT板155。然后，将几个另外的元件堆叠到晶片探测器DUT板155的顶上弹簧针塔(pogotower)165、探测卡180和待测晶片190。DUT板155、加强组件170和弹簧针塔165共同形成晶片探测器接口(WPI)，它有两种尺寸9.5英寸WPI和12英寸WPI。WPI DUT板(小的和大的分别对应于512针和1024针)将测试头电子器件的弹簧针连接到弹簧针塔165的弹簧针。它还将测试头的矩形弹簧针布局映射到弹簧针塔探测卡的圆形触点布局。Agilent提供的标准DUT板含有能识别板的EEPROM。定制的WPI DUT板可以带有不同的针脚映射、连接一些针脚、或者提供中继和滤波电路。
图6示出了带有16个器件位置210的DUT负载板200。测试器100上的待测片上系统IC一个接一个地装载到测试头110的DUT负载板200上。然后对每个SOC IC进行电子测试，并在电子测试完成之后将SOC IC一个接一个地从插入测试头110的DUT负载板200卸载。
图4示出了现有的对DUT板200进行测试的概念性时间线。具体而言，在将器件或DUT装载到DUT负载板200的测试位置210时(300、310)，以及将器件或DUT从DUT负载板200的测试位置210卸载时(320、330)，不对器件进行电子测试。由时间线350可见，卸载已经测试的一组器件然后将待测的第二组器件装载到测试头110所花的时间是死时间(dead time)，这段时间内不进行测试。器件或DUT的装载(300、310)和卸载(320、330)所用的死时间称为转位时间(index time)。在测试时间线350上，概念性地将测试时间表示为340和345。目前，大多数SOC IC测试器的转位时间多达测试时间的约10％。
IC测试昂贵且耗时，所以易于理解减少转位时间并从而减少总体测试时间是有益的。减少将DUT装载到测试头和从测试头卸载所消耗的时间量将减少测试IC所需的时间，从而减少测试IC所需的成本。
发明内容
在一个方面，本发明提供了一种SOC测试器系统，它包括测试头、DUT负载板和装卸装置。所述DUT负载板具有第一组DUT测试位置和第二组DUT测试位置，所述DUT负载板安装到所述测试头上并与其电连接。在所述测试头对所述第一组DUT测试位置中的第一组DUT进行测试时，所述装卸装置从所述第二组DUT测试位置卸载DUT并向所述第二组DUT测试位置中插入DUT。
在另一个方面，本发明提供了一种SOC测试器DUT负载板，它包括第一组SOC DUT测试位置、第二组SOC DUT测试位置和开关，所述开关用于在所述第一组测试位置与所述第二组测试位置之间进行切换。
在另一个方面，本发明提供了一种对SOC测试器中的器件进行测试的方法，包括下列步骤将第一组器件装载到DUT负载板上的第一组DUT测试位置中，所述DUT负载板安装在测试头上；对所述第一组器件进行测试，同时将第二组器件装载到所述DUT负载板上的第二组DUT测试位置中，所述DUT负载板安装在所述测试头上；切换并对所述第二组器件进行测试，同时卸载所述第一组器件并将第三组器件装载到所述DUT负载板上的所述第一组DUT测试位置中，所述DUT负载板安装在所述测试头上。
在另一个方面，本发明提供了一种对SOC测试器中的器件进行测试的方法，包括下列步骤对第一组DUT测试位置中的第一组器件进行测试，所述第一组DUT测试位置位于安装在测试头上的DUT负载板上，同时将第二组器件装载到第二组DUT测试位置中，所述第二组DUT测试位置位于安装在所述测试头上的所述DUT负载板上；将测试位置在所述第一组DUT测试位置与所述第二组DUT测试位置之间进行切换；对所述第二组DUT测试位置中的所述第二组器件进行测试，所述第二组测试位置位于安装在所述测试头上的所述DUT负载板上，同时将所述第一组器件从所述DUT负载板上的所述第一组DUT测试位置卸载，并将第三组器件装载到所述DUT负载板上的所述第一组DUT测试位置中。
根据下面的详细说明，结合附图，可以获得对本发明的了解。
图1示出了Agilent 93000 SOC测试器。
图2示出了DUT和DUT板连接到通常的SOC测试器的测试头的截面图。
图3示出了晶片、探测卡和DUT接口连接到通常的SOC测试器的测试头的截面图。
图4图示了现有SOC测试器通常的时间线。
图5图示了根据本发明的时间线。
图6图示了对于16个器件，通常的DUT负载板。
图7图示了根据本发明一种实施例的DUT负载板，它有两个组，每个组容纳16个器件。
图8图示了测试器接口位置。
图9图示了根据本发明，对“A”组DUT位置进行测试的测试器接口位置。
图10图示了根据本发明，对“B”组DUT位置进行测试的测试器接口位置。
具体实施例方式
测试时间是SOC开发者的关键成本。物料装卸会使测试过程减缓，是一种只要可能都需要减少甚至消除的损失。在封装测试期间，物料装卸总是一种不能进行测试的“死时间”。DUT负载板200会是静止的，装载和卸载用于测试的DUT。卸载测试过的零件并插入待测试的新零件的时间称为“转位时间”。本发明消除了转位时间，或者至少使其减少到在两组待测DUT之间由电子开关进行切换或进行机械换档所需的延时。
具体来说，图7图示了DUT负载板400，它带有第一“A”组410和第二“B”组位置。“A”组的位置410和“B”组的位置420用于测试16个器件或DUT。图8示出了DUT负载板到测试器的接口板450，它带有测试器接口位置460。测试器接口位置460与“A”组位置410和“B”组位置420相对应。
图9图示了叠加到DUT负载板400之上的测试器接口板450，其中测试器接口位置460与“A”组位置410相对应，“B”组位置420空着或者未匹配。图10图示了叠加到DUT负载板400之上的测试器接口板450，其中测试器接口位置460与“B”组位置420相对应，“A”组位置410空着或者未匹配。
DUT负载板400可以在DUT插槽的“A”组与“B”组之间以机械或电气方式切换。切换可以是对DUT负载板400进行的机械切换，也可以是电气切换，这时不需要机械改变，所以快得多，并减少了机械维护。DUT的“B”组可以在DUT的“A”组进行测试时进行卸载或重新装载，然后DUT负载板400可以切换到DUT的“B”组，DUT的“A”组可以进行卸载或重新装载待测试的DUT。这样，可以覆盖转位时间，并由于转位时间的原因而使总的测试时间减少。
新的DUT负载板400可能需要两倍于目前数目的插槽或DUT测试位置410和420。可以将它们概念性地分组为第一组测试位置和第二组测试位置。当一个组(从DUT负载板400的下面一侧)电连接到测试器并进行测试时，另一个组的电连接断开，卸载并重新装载待测DUT器件。机械切换可能需要带有另外机构的更复杂的DUT负载板来使板物理地运动，以使测试器针脚与“A”组和“B”组的连接盘之间的对准关系改变。电气切换可以带有通到两个组的两副电连接，以及用于在两个组之间进行切换的拨动开关或类似装置。
如果使用用来插入和卸载DUT的探测器装卸装置(未示出)，则可以对其进行编程以辨别出两个轮流的组位置而不是通常的单组布局。这可能要看采用了机械切换还是电气切换，但是电气切换仍然可能使探测器装卸装置的编程和对准问题更简单。本发明主要是使卸载测试过的器件和重新装载待测试的器件可以与运行测试同时进行，所以基本上将从DUT负载板装载和卸载器件从测试时间线中消除，而以前器件是随着测试顺序进行机械装卸的，增加了约10％的测试时间。
图5示出了根据本发明，用两组测试位置进行测试的概念性时间线500。时间线示出了将器件装载到“A”组中的时间510；对“A”组中的器件进行测试的时间575；将器件装载到“B”组中的时间530；将测试从“A”组切换到“B”组的时间525；当“B”组正在测试时585，在“A”组中进行卸载的时间520和装载待测器件的时间540；将测试从“B”组切换回“A”组的时间535；在“A”组正在测试时595，在“B”组中进行卸载的时间550和装载器件的时间(未示出)。
通过在测试第二组器件的同时装卸器件，比在单一的组中顺序对器件进行测试和装卸节省的时间如图5中时间线500上的560所示。
本领域普通技术人员容易理解，在不脱离本发明的思想的情况下，也可以实现其他的设计和实施方式。例如，DUT装载板上也可以采用除了16以外其他数目的待测器件。同样，第一组和第二组也可以采用其他的布局。尽管附示了两个组具有基本相同的布局彼此重叠，但这并非必需的，也可以使用其他形式和布局。同样，尽管时间线概念性地图示了对一个组的测试开始时卸载另一个组，并在测试接近结束时重新装载，但这也不是必需的。本发明的基本思想是至少两组器件，一组的机械装卸(装载和卸载)与第二组器件的测试同时发生，在两个组以及两种行为之间进行机械切换或电切换。所示出器件的任何数目或物理位置都是为了对本发明进行说明，不应理解成限制为示出的数目或图样。
权利要求
1.一种SOC测试器系统，包括测试头；DUT负载板，所述DUT负载板具有第一组DUT测试位置和第二组DUT测试位置，所述DUT负载板安装到所述测试头上并与其电连接；和装卸装置，其中，在所述测试头对所述第一组DUT测试位置中的第一组DUT进行测试时，所述装卸装置从所述第二组DUT测试位置卸载DUT并向所述第二组DUT测试位置中插入DUT。
2.根据权利要求1所述的SOC测试器系统，还包括开关，所述开关在测试所述第一组DUT测试位置与测试所述第二组DUT测试位置之间进行切换。
3.根据权利要求1所述的SOC测试器系统，还包括开关，所述开关使所述装卸装置在对所述第一组DUT测试位置中的所述第一组DUT进行装卸与对所述第二组DUT测试位置中的所述第二组DUT进行装卸之间进行切换。
4.根据权利要求2所述的SOC测试器系统，其中，所述开关是机械开关。
5.根据权利要求2所述的SOC测试器系统，其中，所述开关是电开关。
6.一种SOC测试器DUT负载板，包括第一组SOC DUT测试位置；第二组SOC DUT测试位置；和开关，所述开关用于在所述第一组测试位置与所述第二组测试位置之间进行切换。
7.根据权利要求6所述的SOC测试器DUT负载板，其中，所述开关是机械开关。
8.根据权利要求6所述的SOC测试器DUT负载板，其中，所述开关是电开关。
9.一种对SOC测试器中的器件进行测试的方法，包括下列步骤将第一组器件装载到DUT负载板上的第一组DUT测试位置中，所述DUT负载板安装在测试头上；对所述第一组器件进行测试，同时将第二组器件装载到安装于所述测试头的所述DUT负载板上的第二组DUT测试位置中；切换并对所述第二组器件进行测试，同时卸载所述第一组器件并将第三组器件装载到安装于所述测试头的所述DUT负载板上的所述第一组DUT测试位置中。
10.根据权利要求9所述的对SOC测试器中的器件进行测试的方法，其中，所述切换是机械的。
11.根据权利要求9所述的对SOC测试器中的器件进行测试的方法，其中，所述切换是电的。
12.一种对SOC测试器中的器件进行测试的方法，包括下列步骤对第一组DUT测试位置中的第一组器件进行测试，所述第一组DUT测试位置位于安装在测试头上的DUT负载板上，同时将第二组器件装载到第二组DUT测试位置中，所述第二组DUT测试位置位于安装在所述测试头上的所述DUT负载板上；将测试位置在所述第一组DUT测试位置与所述第二组DUT测试位置之间进行切换；对位于安装在所述测试头上的所述DUT负载板上的所述第二组DUT测试位置中的所述第二组器件进行测试，同时将所述第一组器件从所述DUT负载板上的所述第一组DUT测试位置卸载，并将第三组器件装载到所述DUT负载板上的所述第一组DUT测试位置中。
13.根据权利要求12所述的对SOC测试器中的器件进行测试的方法，其中，所述切换是用机械方式实现的。
14.根据权利要求12所述的对SOC测试器中的器件进行测试的方法，其中，所述切换是用电的方式实现的。
全文摘要
本发明公开了一种SOC测试器系统和方法，对第一组器件进行测试的同时，将第二组器件装载到第二组DUT测试位置中，从而消除了SOC测试器的转位时间，或者至少使其减少到在两组待测DUT之间由电子开关进行切换或进行机械式换档所需的延时。所述两组待测DUT位于安装在测试头上的DUT负载板上。
文档编号G01R31/28GK1955751SQ20061010333
公开日2007年5月2日 申请日期2006年7月18日 优先权日2005年10月28日
发明者罗伯特·斯坦利·科洛曼 申请人:安捷伦科技有限公司