专利名称：智能机器视觉识别系统中的信号处理电路的制作方法
技术领域：
本发明涉及一种智能机器视觉识别系统中的信号处理电路，属于超大规模集成电路芯片技术领域。
背景技术：
三维空间中的目标识别功能是高等动物大脑的基本功能，也是它们能够生存的一个基本能力。几十年来，人们梦想利用具有这类生物基本功能的仪器设备能够扩展人类认知自然、保卫自身的能力。然而，受限于缓慢发展的脑神经科学，这方面的进展显得差强人意。比如猫头鹰如何在高速飞行中识别、捕捉猎物？其大脑皮层视觉区域的神经元如何进行快速信息传递和处理？这些看似简单的问题曾经困扰了科学界数十年。1990年代末，科学家们发现，各个神经元细胞之间极有可能通过发送、接收生物电脉冲实现信息传递，而电脉冲的时序则体现了大量不同信息的复杂程度。如果一个神经元被外界激发从而发送一个瞬态脉冲至接收神经元，而此时接收神经元已经在此前几十毫秒内被激发，则这二个神经元之间传递的信息可能是噪声；反之，如果接收神经元在此后几十毫秒内被激发，则传递的为可用信息。基于这二种情况，神经元网络系统会自适应地自我调整系统对外界的反应能力和各个理化参数，过滤噪声并达到最佳的信号处理状态。这一重要发现，即Spike Timing Dependent Plasticity(STDP)，为现代神经信息学的深入研究奠定了基础。STDP机制广泛存在于高等动物(包括人类)的各个中枢神经系统和记忆神经元区(Hippocampus)中。通过对大脑早期视觉神经区域(V1区)的深入研究，德国著名科学家Florentine Worgotter教授提出了一个新颖实用的高速，实时在线目标识别方法。这此基础上，我们发现，一个结合了STDP自适应机制的目标识别系统可以大幅提高原系统的识别精度，同时也更接近生物学原理。
近几十年来，国内外科学界在目标模式重建与识别领域进行了广泛与深入的理论研究，然而，受限于电子学与计算机科学的发展情况，直到上个世纪末人们才尝试将有关理论应用于实践中。例如，在动态环境中进行目标模式重建与识别(包括特征点提取，纹理分析，距离估计及运动状态分析等)常采用双眼视差(Binocular Disparity)的方法，近年来，超大规模集成电路技术的发展使得用硬件实时实现该类算法成为可能。由于双眼视差法需比较二个分布在不同空间的传感器的输出信号间的差别，而通常二个传感器的间距很小，因此，其主要局限是，如果距目标的距离过大，则二个信号间的差别可能无法辨别，故无法对远距离的目标(例如，超过感光器件，或人类视觉的距离)进行识别。其他的动态环境中的目标模式重建与识别方法还有T.Delbruck和H.C.Jiang等提出的基于相关的运动检测，然而，该类方法用集成电路局部实现后，只适用于检测某个以特定速度运动的目标，同时，一个完整系统的设计会占用极大的集成电路芯片空间，这使得其实际上无法生产。
发明内容
本发明的目的是提供一种智能机器视觉识别系统中的信号处理电路，与信号录入电路及最新的地址事件代表模式(AER)电路来实现三维空间自适应多模态动态定位和目标识别。
本发明的目的是通过以下技术方案实现的，一种智能机器视觉识别系统中的信号处理电路，其特征是所述的信号处理电路由集成的若干神经元轴及每个神经元轴上的若干神经元电路单元构成；各神经元电路单元均由神经元主干电路，系统自适应发生器电路，系统自适应发生器执行电路，特征点运行时间计时电路模块组成；
任一个神经元电路单元中，神经元主干电路模块中差分运算放大器A1的比较门槛输入口Vth与上一个间隔相邻神经元电路单元中的特征点运行时间计时电路模块中的TOT电容C3输出口VTOTi相连，无上一个间隔相邻神经元电路单元存在时，其差分运算放大器比较门槛输入口Vth连接高电平；任一个神经元电路单元中，神经元主干电路模块中的RS触发器T2输出端连接的一个与非门的输入口Vrecepti连接外接传感器的传感单元；任一个神经元电路单元中，神经元主干电路模块中通过一个或非门和一个非门与二个RS触发器T1和T2输入端分别相连的活动输入接口Vspki-1、新特征点输入接口Vnewi-1对应连接上一个相邻神经元电路单元中神经元主干电路模块的活动输出接口Vspki、新特征点输出接口Vspki，无上一个相邻神经元电路单元存在时，其活动输入接口Vspki-1、新特征点输入接口Vnewi-1连接高电平；任一个神经元电路单元中，神经元主干电路的电流镜电路M1中一个NMOS晶体管的基极为权重输入口Vw，与上一个相邻神经元电路单元中的系统自适应发生器执行电路的权重输出口Vweighti相连，无上一个相邻神经元电路单元存在时，其权重输入口Vw连接高电平；任一个神经元电路单元中，神经元主干电路所有三个RS触发器的一输入口与外部复位信号口Vpreset连接；任一个神经元电路单元中，系统自适应发生器电路中的比较器电路B5、B6的电流镜中一个NMOS管的基极与上一个间隔相邻神经元电路单元的特征点运行时间计时电路模块中的TOT电容C3输出口VTOTi相连，无上一个间隔相邻神经元电路单元存在时，其连接高电平；任一个神经元电路单元中，系统自适应发生器电路中RS触发器T4的一个输入口与外部复位信号口Vpreset连接；另二个输入口分别与上一个相邻神经元电路单元中的神经元主干电路模块中的活动输出接口Vspki、新特征点输出口Vnewi连接；无上一个相邻神经元电路单元存在，其活动输入接口Vspki-1、新特征点输入接口Vnewi-1连接高电平；任一个神经元电路单元中，系统自适应发生器执行电路中的比较器电路B1、B2的电流镜中一个NMOS管的基极与上一个间隔相邻神经元电路单元的特征点运行时间计时电路模块中的TOT电容C3输出口VTOTi相连，无上一个间隔相邻神经元电路单元存在时，其连接高电平；任一个神经元电路单元中，系统自适应发生器执行电路中对权重电容C4起充电作用的电流镜M2里一个NMOS的基极LTPi+1连接下一个相邻神经元电路单元中的系统自适应发生器电路模块输出LTPi，无下一个神经元电路单元时，该NMOS的基极LTPi+1空置；任一个神经元电路单元中，系统自适应发生器执行电路中对权重电容C4起放电作用的电流镜M3里一个PMOS的基极通过一个反相器连接下一个相邻神经元电路单元中的系统自适应发生器电路模块输出LTDi，无下一个神经元电路单元时，LTDi+1输入口空置；任一个神经元电路单元中，特征点运行时间计时电路模块中的活动输入接口Vspki+1，即一个RS触发器的输入口Vspki+1与下一个相邻神经元电路单元的神经元主干电路模块中的活动输出接口Vspki相连，无下一个神经元电路单元时，其活动输入接口Vspki+1空置；任一个神经元电路单元中，特征点运行时间计时电路模块中的活动输入接口Vspki+2，即一个与非门的输入口Vspki+2与下一个间隔相邻神经元电路单元的神经元主干电路模块中的活动输出接口Vspki相连，无下一个间隔神经元电路单元时，其活动输入接口Vspki+2空置。
神经元电路单元中神经元主干电路由一个差分运算放大器，三个RS触发器，一个电流镜电路，连接神经元主干电路模块输出Vspki和差分运算放大器正向输入端的反馈电容，连接差分运算放大器正向输入端和地的神经元膜电容，若干起数字控制作用的与非门，或非门，逻辑反相器和起开关作用的NMOS晶体管组成；差分运算放大器的输出口与一个反相器的输入口相连接；差分运算放大器的输入口与电流镜电路中PMOS晶体管的漏极输出口连接；三个RS触发器的一输入口与外部复位信号口Vpreset连接，另一输入口分别与本电路中的活动输出接口Vspki、新特征点输出口Vnewi连接，再一输入口分别与一个反相器的输出口连接，同时该输入口对应的或非门的输出为RS触发器的输出，连接另一个反相器及或非门的输入口；与一个RS触发器的输入口连接，同时该输入口对应的或非门的输出为RS触发器的输出，连接一个与非门的输入口；与一个或非门的输出口连接，同时该输入口对应的或非门的输出为RS触发器的输出，连接一个反相器的输入口；电流镜电路M1由二个PMOS和二个NMOS晶体管组成，一个PMOS晶体管源极接模拟电源电压，另一个PMOS晶体管源极接偏置电压Ve，一个起开关作用的NMOS晶体管的基极接一个反相器的输出，另一个起电流强度调节作用的NMOS晶体管的基极接权重电容C4的输出。
神经元电路单元中系统自适应发生器电路由二个二阶比较器电路，一个RS触发器，一个二输入与非门，四个逻辑反相器和二个起开关作用的NMOS晶体管组成；二个二阶比较器电路中各自的PMOS晶体管的源极都连接模拟电源电压，四个偏置NMOS管的基极接偏置电压Vaaa，漏极接模拟地，一个二阶比较器电路B5中一个NMOS晶体管的基极为膜电容电压输入口Vmemi与本神经元中神经元主干电路模块中的膜电容电压输出口Vmemi相连，另一个NMOS晶体管的基极与上一个间隔相邻神经元电路单元的特征点运行时间计时电路模块中的TOT电容C3输出口VTOTi相连，另一个二阶比较器电路中两个NMOS晶体管基极所接信号同第一个二阶比较器中两个NMOS晶体管基极所接信号互换位置；RS触发器的输出连接一个与非门的输入口，与非门的另一个输口vswitch与神经元主干电路模块中的传感器输入接口VRecepti相连。
神经元电路单元中系统自适应发生器执行电路由二个二阶比较器电路，二个一阶比较器电路，一个充电电流镜电路，一个放电电流镜电路，四个整形反相器，一个逻辑反相器，一个权电压电容，八个起开关作用的NMOS晶体管和三个起开关作用的PMOS晶体管组成；二个二阶比较器电路中各自的PMOS晶体管的源极都连接模拟电源电压，四个偏置NMOS管的基极接偏置电压Vaaa，漏极接模拟地，系统自适应发生器电路中一个二阶比较器电路B1中一个NMOS晶体管的基极为膜电容电压输入口Vmemi与本神经元中神经元主干电路模块中的膜电容电压输出口Vmemi相连，另一个NMOS晶体管的基极与上一个间隔相邻神经元电路单元的特征点运行时间计时电路模块中的TOT电容C3输出口VTOTi相连，另一个二阶比较器电路中两个NMOS晶体管基极所接信号同第一个二阶比较器中两个NMOS晶体管基极所接信号互换位置；两个一阶比较器电路中的一个PMOS晶体管的源极接模拟电源电压、基极接偏置vbias2，另二个PMOS管的基极分别接偏置电压Vmax_adapt和本模块的权重输出口Vweighti；充电电流镜电路中一个PMOS管的漏极为该电流镜电路的电流输出口，连接本模块权重电容Vweight的一端，三个起开关限制电流强度作用的NMOS晶体管中，第一个NMOS的基极同时连接二个NMOS开关晶体管的漏极，第二个NMOS的基极连接一个一阶比较器电路B3的输出，第三个NMOS的基极连接下一个相邻神经元电路单元中系统自适应发生器模块中增强信号输出LTPi；放电电流镜电路中一个NMOS管的源极为该电流镜电路的电流输入口，连接本模块权重电容Vweight的一端，三个起开关限制电流强度作用的PMOS晶体管中，第一个PMOS的基极同时连接二个NMOS开关晶体管的漏极，第二个PMOS的基极连接另一个一阶比较器电路B4的输出，第三个PMOS的基极通过一个反相器与下一个相邻神经元电路单元中系统自适应发生器模块中削弱信号输出LTDi相连接，其源极接偏置电压Vmax，本模块权电压电容C4的另一端接模拟地；神经元电路单元中特征点运行时间计时电路由一个给电容充电的电流镜电路，三个起开关作用的NMOS晶体管，一个存储电压以表示时间长短的计时电容及逻辑电路组成；逻辑电路由二个RS触发器，八个逻辑反相器，二个或非门和二个与非门组成；电流镜电路中一个PMOS晶体管源极接模拟电源电压，另一个PMOS晶体管源极接偏置电压Ve，其漏极为电流镜的电流输出口，连接本模块中TOT电容输出端，二个起开关限制电流强度作用的NMOS晶体管中，第一个NMOS的基极连接偏置电压vbias3，第二个NMOS晶体管的基极与逻辑电路中允许对TOT电容充电的信号charge相连接，控制计时输出的NMOS晶体管的基极与逻辑电路输出端clear连接；任一个神经元电路单元中，特征点运行时间计时电路模块中逻辑电路的活动输入接口Spki、新特征点输入接口Vnewi对应连接本神经元电路单元中神经元主干电路模块中的活动输出接口Spki、新特征点输出接口Vnewi相连。
本发明采用0.35微米CMOS工艺，集成由若干神经元电路单元互连网络构成的基本神经元轴及若干神经元轴构成；各神经元电路单元均由神经元主干电路，系统自适应发生器电路，系统自适应发生器执行电路，特征点运行时间计时电路模块组成；神经元电路单元呈放射状分布在很多神经元轴上，该网络能够接收来自前端传感器的光或电磁连续信号，检测出三维空间中物体的特征点和它们与图像传感器之间的动态距离，根据信号在信号流中的运行规律，通过场论的数学方法实时计算目标物体的相对本系统的位置，从而达到精确定位目标的目的。通过预先存储的目标模式和我们新颖的基于神经元网络的三维成像技术实时获取的模式相比照，可以同时达到精确的目标识别的目的。其输入信号可以是光波或电磁波，这极大地有利于提高系统的搜索范围。本发明非常适合安装在小至便携式火箭，大至巡航导弹等一系列对目标识别精度要求较高的军用设备上，在民用方面该也有广泛的用途，如在交通领域，可作为民航导航或汽车避碰装置等等。
图1为本发明中神经元电路单元在系统中的分布结构示意图；图2为本发明中基本神经元轴结构示意图；图3为本发明中神经元电路单元结构框图；图4为本发明中神经元主干电路图；图5为本发明中自适应发生器电路图；图6为本发明中系统自适应发生器执行电路图；图7为本发明中特征点运行时间计时电路图。
具体实施例方式
结合附图和实施例进一步说明本发明，作为智能机器视觉识别系统，应该包括三个部分，即信号录入电路、信号处理电路及两部分电路之间的信号通讯即最新的地址事件代表模式(AER)电路构成，实现模拟高等动物大脑早期视觉神经对三维空间中的目标自适应多模态动态定位和目标识别。在光输入模态时，信号录入电路可采用自行设计的图像传感器或者采用商用高清晰摄像头，在电磁波输入模态时，信号录入电路可采用电磁波接收模块。本发明是用CMOS超大规模集成电路(VLSI)技术实现的智能机器视觉识别系统中信号处理电路。
如图3所示，本实施例实现了单轴若干个神经元电路单元的互连网络，每个神经元电路单元的主体由一个积分反应型(Integrate andFiring)神经模块即神经元主干电路模块U1和周边的自适应发生器电路U2、系统自适应发生器执行电路U4、特征点运行时间计时电路模块U3组成，为了提高分辨率，可集成400至600个单轴，用近万个神经元电路单元组成一个模拟人脑视觉识别的人工神经网络。
一个神经元电路单元不仅要接收来自传感器的电信号，它还要接收同轴相邻的上一个神经元传来的脉冲信号，由此改神经元将在这二个信号的作用下可能产生脉冲输出至同轴相邻的下一个神经元。
如图1所示，各神经元电路单元子模块分布在从一个固定点向四周扩散的若干个神经元轴上，每个轴含若干个神经元电路单元，构成一个极坐标系。当摄像头以相对恒定的速度沿光轴向前运行时，物体的特征点将会沿径向神经轴由内向外扩散，并依次刺激该轴上的各个神经元。每个神经元均是一个积分-反应型电路单元，有二个输入和一个输出，而二个输入的其中一个连接该轴上前一个神经元的输出。当某个神经元被其前一个神经元刺激时，它并不反应，但它的内部电位会被抬高，从而更易被相应的光特征点激活而反应。而在经过一个对应的光特征点在该二个神经元之间的运行时间到达该神经元后，它将被激活，并记录下对应于光特征点运行时间的电容电位，并将该电位输出以代表运行时间。在速度已知(或很容易通过速度传感器测出)时，即可在线计算出距离值，同时恢复目标的特征。
如图4所示，神经元主干电路U1由一个差分运算放大器A1，三个RS触发器T1、T2、T3，一个电流镜电路M1，一个连接神经元主干电路模块输出Vspki和差分运算放大器正向输入端的反馈电容C2，一个连接差分运算放大器正向输入端和地的神经元膜电容C1，若干起数字控制作用的与非门，或非门，逻辑反相器和起开关作用的NMOS晶体管组成；差分运算放大器A1的输出口与一个反相器的输入口相连接；RS触发器T1的三个输入口之一与外部复位信号口连接，之二与本模块的活动输出接口Vspki连接，之三与一个反相器的输出口连接，同时该输入口对应的或非门的输出为RS触发器的输出，连接另一个反相器及或非门的输入口，RS触发器T2的三个输入口之一与外部复位信号口连接，之二与本模块的新特征点输出口Vnewi连接，之三与第一个RS触发器的输入口之三连接，同时该输入口对应的或非门的输出为RS触发器的输出，连接一个与非门的输入口；RS触发器T3的三个输入口之一与外部复位信号口连接，之二与本模块的活动输出接口Vspki连接，之三与一个或非门的输出口连接，同时该输入口对应的或非门的输出为RS触发器的输出，连接一个反相器的输入口；电流镜电路M1由二个PMOS和二个NMOS晶体管组成，二个PMOS的基极相连，其中一个PMOS源极接模拟电源电压，漏极接一个NMOS晶体管的源极，其基极和漏极相连，另一个PMOS源极接偏置电压Ve，漏极为电流镜的电流输出口；第一个NMOS管的基极为神经元主干电路模块中的权重输入口Vw，与上一个相邻神经元电路单元中的系统自适应发生器执行电路的权重输出口Vweighti相连，无上一个相邻神经元电路单元存在时，其权重输入口Vw连接高电平，该NMOS管的源极接基、漏极相连的PMOS管的漏极，其漏极接第二个NMOS管的源极；第二个NMOS管的基极接一个反相器的输出，漏极接模拟地。
如图5所示，系统自适应发生器电路U2由二个二阶比较器电路B5、B6，一个RS触发器T4，一个二输入与非门，四个逻辑反相器和二个起开关作用的NMOS晶体管组成；二阶比较器电路B5由三个PMOS管，四个NMOS管构成，其中二个PMOS的基极相连，它们的源极都连接模拟电源电压，它们的漏极分别接一个NMOS晶体管的源极，一个PMOS的基极和漏极相连；源极与基、漏极相连的PMOS管的漏极连接的NMOS管的基极为系统自适应发生器电路模块中的膜电容电压输入口Vmemi，它与本神经元中神经元主干电路模块中的膜电容电压输出口Vmemi相连，该NMOS管的漏极与另一个NMOS管的源极相连；另一个源极与PMOS管漏极相连的NMOS管的基极与上一个间隔相邻神经元电路单元的特征点运行时间计时电路模块中的TOT电容输出口VTOTi相连，无上一个间隔相邻神经元电路单元存在时，其连接高电平，该NMOS管的漏极与基极为系统自适应发生器电路模块中的膜电容电压输入口Vmemi的NMOS管的漏极相连，该相连的漏极与一个新的NMOS管的源极相连，该新NMOS管的基极接偏置电压Vaaa，漏极接模拟地；第二级电路由一个PMOS和一个NMOS管组成，PMOS管的源极接模拟电源电压，基极与基极与上一个间隔相邻神经元电路单元的特征点运行时间计时电路模块中的TOT电容输出口VTOTi相连的NMOS管的源极相连，漏极接第二级电路中的NMOS管的源极，该NMOS管的基极接偏置电压Vaaa，漏极接模拟地；二阶比较器电路B6同样由三个PMOS管，四个NMOS管构成。其连接结构与第一个二阶比较器电路相同，但与第一级电路中的二个PMOS管漏极分别相连的二个NMOS管的基极所接信号同第一个二阶比较器中的连接互换位置；RS触发器T4的三个输入口之一与外部复位信号口连接；之二与上一个相邻神经元电路单元中的神经元主干电路模块中的活动输出接口Vspki连接；之三与上一个相邻神经元电路单元中的神经元主干电路模块中的新特征点输出口Vnewi连接，同时该输入口对应的或非门的输出为RS触发器的输出，连接一个与非门的输入口；二个比较器B5、B6用来比较前一级神经元所接收到的特征点对应的运行时间同本级运行时间的差异，并自适应地调节二个神经元之间的连接权值从而使本级运行时间得以正确地被校正。
如图6所示，系统自适应发生器执行电路U4由二个二阶比较器电路B1、B2，二个一阶比较器电路B3、B4，一个充电电流镜电路M2，一个放电电流镜电路M3，四个整形反相器，一个逻辑反相器，一个权电压电容，八个起开关作用的NMOS晶体管和三个起开关作用的PMOS晶体管组成；其中一个二阶比较器电路B1由三个PMOS管，四个NMOS管构成，其中二个PMOS的基极相连，它们的源极都连接模拟电源电压，它们的漏极分别接一个NMOS晶体管的源极，一个PMOS的基极和漏极相连；源极与基、漏极相连的PMOS管的漏极连接的NMOS管的基极为系统自适应发生器电路模块中的膜电容电压输入口Vmemi，它与本神经元中神经元主干电路模块中的膜电容电压输出口Vmemi相连，该NMOS管的漏极与另一个NMOS管的源极相连；另一个源极与PMOS管漏极相连的NMOS管的基极与上一个间隔相邻神经元电路单元的特征点运行时间计时电路模块中TOT电容输出口VTOTi相连，无上一个间隔相邻神经元电路单元存在时，其连接高电平，该NMOS管的漏极与基极为系统自适应发生器电路模块中的膜电容电压输入口Vmemi的NMOS管的漏极相连，该相连的漏极与一个新的NMOS管的源极相连，该新NMOS管的基极接偏置电压Vaaa，漏极接模拟地，第二级电路由一个PMOS和一个NMOS管组成，PMOS管的源极接模拟电源电压，基极与基极与上一个间隔相邻神经元电路单元的特征点运行时间计时电路模块中的TOT电容输出口VTOTi相连的NMOS管的源极连，漏极接第二级电路中的NMOS管的源极，该NMOS管的基极接偏置电压Vaaa，漏极接模拟地；另一个二阶比较器B2电路同样由三PMOS管，四个NMOS管构成，其连接结构与第一个二阶比较器电路相同，但与第一级电路中的二个PMOS管漏极分别相连的二个NMOS管的基极所接信号同第一个二阶比较器中的连接互换位置，一个一阶比较器电路B3由三个PMOS管和二个NMOS管组成，第一个PMOS管的源极接模拟电源电压，基极接偏置vbias2，漏极同时接另二个PMOS管的源极，另二个PMOS管的基极分别接偏置电压Vmax_adapt和本模块的权重输出口Vweighti，它们的漏极分别接二个NMOS管的源极；这二个NMOS的基极互连，它们的漏极都连接模拟地，而与一个PMOS的漏极相连的NMOS的源极和基极相连，另一个一阶比较器电路B4二个PMOS管的基极与偏置电Vmin_adapt相连，充电电流镜电路M2由二个PMOS管和三个NMOS管组成，二个PMOS管的源极互连，接偏置电压Vmax，基极互连，一个PMOS管的基极和其漏极相连，并连接一个NMOS管的源极，另一个PMOS管的漏极为该电流镜电路的电流输出口，连接本模块权重电Vweight的一端；与PMOS的基、漏极相连的那个NMOS的基极同时连接二个NMOS开关晶体管的漏极，该NMOS的漏极连接第二个NMOS的源极，第二个NMOS的基极连接第一个一阶比较器电路的输出，它的漏极连接第三个NMOS的源极，第三个NMOS的基极连接下一个相邻神经元电路单元中的系统自适应发生器电路模块输出LTPi，其漏极接模拟地；放电电流镜电路M3由三个PMOS和二个NMOS管组成，二个NMOS管的漏极互连并接模拟地，它们的基极相连，一个NMOS管的基极和其源极相连，并连接一个PMOS管的漏极，另一个NMOS管的源极为该电流镜电路的电流输入口，连接本模块权重电容Vweight的一端；与NMOS的基、漏极相连的那个PMOS的基极同时连接二个NMOS开关晶体管的漏极，该PMOS的源极连接第二个PMOS的漏极，第二个PMOS的基极连接第二个一阶比较器电路的输出，它的源极连接第三个PMOS的漏极，第三个PMOS的基极通过一个反相器连接下一个相邻神经元电路单元中的系统自适应发生器电路模块输出LTDi，其源极接偏置电压Vmax，本模块权重电容Vweight的另一端接模拟地；在神经元得到对其连接权值进行调整的信号后，执行电路通过改变输出电容上的电压以达到改变对神经元膜电容充电的强弱，从而实现对充电时间的实时调整。
如图7所示，特征点运行时间计时电路U3由一个给电容充电的电流镜电路M4，三个起开关作用的NMOS晶体管，一个存储电压以表示时间长短的计时电容及逻辑电路组成；逻辑电路由二个RS触发器，八个逻辑反相器，二个或非门和二个与非门组成；电流镜电路由二个PMOS和二个NMOS晶体管组成，二个PMOS的基极相连，其中一个PMOS源极接模拟电源电压，漏极接一个NMOS晶体管的源极，其基极和漏极相连；另一个PMOS源极接偏置电压Ve，漏极为电流镜的电流输出口，连接本模块中TOT电容输出端，一个NMOS管的基极连接偏置电压vbias3，该NMOS管的源极接基、漏极相连的PMOS管的漏极，其漏极接第二个NMOS管的源极；另一个NMOS管的基极与逻辑电路中允许对TOT电容充电的信号charge相连接，其漏极接模拟地。
该电路记录特征点在二个相邻的神经元之间运行的时间，并将其提供给第三个神经元作为参考电压(时间)。
在电路实现上，我们采用了利用积分反应神经元对电容充、放电形成的电容电位代表信号因子在二个相邻的神经元间运行时间的方法。实验证明，该方法存在因漏电而造成电容电位下降，从而测不准时间的缺陷，但由于CMOS器件稳定性高，漏电速率恒定，在采用了外部软件补偿校正后，我们可得到很好的定位与测距精度。
如图2所示，如果在某一时刻有一个神经元2检测到来自于同它相连的光传感器的信号，则表示可能有二种情况发生，第一，该信号已经过前一个神经元1，即被神经元1检测到；第二，该信号并未经过神经元1，即它是神经元2新检测到的特征点。无论哪种情况，神经元2均开始对电容C2充电，同时也对神经元3的膜电容D3开始充电。当特征点运行至神经元3时，则停止对TOT电容C2充电，而此时电容C2上保持的电位即表示了特征点从神经元2至神经元3的运行时间。此时神经元3被激发与否取决于TOT电容C1上的电位与膜电容D3上电位的大小，如果膜电容D3上电位大于电容C1上的电位，则神经元3被激发，放出一个脉冲信号至神经元4，否则，神经元3的膜电容D3会持续被充电，直至产生脉冲为止。当特征点继续在神经元轴上运行时，其过程与上述相同。
而当神经元4被激发而释放出一个脉冲时，即同时清除TOT电容C2上的电位，为下一个特征点的到来清零。
每一个神经元电路中的自适应调节信号发生器模块用来比较前二个TOT电容中的电位大小。比如，在神经元2中的发生器比较电容C1与C2上电位的大小，如果电容C2电位大于电容C1电位，则发生器输出增强信号，如果电容C2电位小于电容C1电位，则发生器输出削弱信号。这样设计后，当新的特征点到来时，电路的运作将趋向于收敛于一个精确的时间值。在实际应用中，由于存在大量的特征点在图象光流场中运行，所以，本发明将会在极短的时间内(理论上这个极短的时间等于一个特征点在二个神经元间运行的时间，在不同速度的应用中该时间不同，但特点很短)，迅速收敛至稳定状态，并从此精确地觉检测目标至本发明的实时距离。同时，根据大量特征点在光流场(或电磁波场)在的分布流动，计算出本发明探测视野内各物体的几何特征，从而完成三维成像与精确定位功能。
权利要求
1.一种智能机器视觉识别系统中的信号处理电路，其特征是所述的信号处理电路由集成的若干神经元轴及每个神经元轴上的若干神经元电路单元构成；各神经元电路单元均由神经元主干电路，系统自适应发生器电路，系统自适应发生器执行电路，特征点运行时间计时电路模块组成；任一个神经元电路单元中，神经元主干电路模块中差分运算放大器(A1)的比较门槛输入口Vth与上一个间隔相邻神经元电路单元中的特征点运行时间计时电路模块中的TOT电容(C3)输出口VTOTi相连，无上一个间隔相邻神经元电路单元存在时，其差分运算放大器比较门槛输入口Vth连接高电平；任一个神经元电路单元中，神经元主干电路模块中的RS触发器(T2)输出端连接的一个与非门的输入口Vrecepti连接外接传感器的传感单元；任一个神经元电路单元中，神经元主干电路模块中通过一个或非门和一个非门与二个RS触发器(T1和T2)输入端分别相连的活动输入接口Vspki-1、新特征点输入接口Vnewi-1对应连接上一个相邻神经元电路单元中神经元主干电路模块的活动输出接口Vspki、新特征点输出接口Vspki，无上一个相邻神经元电路单元存在时，其活动输入接口Vspki-1、新特征点输入接口Vnewi-1连接高电平；任一个神经元电路单元中，神经元主干电路的电流镜电路(M1)中一个NMOS晶体管的基极为权重输入口Vw，与上一个相邻神经元电路单元中的系统自适应发生器执行电路的权重输出口Vweighti相连，无上一个相邻神经元电路单元存在时，其权重输入口Vw连接高电平；任一个神经元电路单元中，神经元主干电路所有三个RS触发器的一输入口与外部复位信号口Vpreset连接；任一个神经元电路单元中，系统自适应发生器电路中的比较器电路(B5、B6)的电流镜中一个NMOS管的基极与上一个间隔相邻神经元电路单元的特征点运行时间计时电路模块中的TOT电容(C3)输出口VTOTi相连，无上一个间隔相邻神经元电路单元存在时，其连接高电平；任一个神经元电路单元中，系统自适应发生器电路中RS触发器(T4)的一个输入口与外部复位信号口Vpreset连接；另二个输入口分别与上一个相邻神经元电路单元中的神经元主干电路模块中的活动输出接口Vspki、新特征点输出口Vnewi连接；无上一个相邻神经元电路单元存在，其活动输入接口Vspki-1、新特征点输入接口Vnewi-1连接高电平；任一个神经元电路单元中，系统自适应发生器执行电路中的比较器电路(B1、B2)的电流镜中一个NMOS管的基极与上一个间隔相邻神经元电路单元的特征点运行时间计时电路模块中的TOT电容(C3)输出口VTOTi相连，无上一个间隔相邻神经元电路单元存在时，其连接高电平；任一个神经元电路单元中，系统自适应发生器执行电路中对权重电容(C4)起充电作用的电流镜(M2)里一个NMOS的基极LTPi+1连接下一个相邻神经元电路单元中的系统自适应发生器电路模块输出LTPi，无下一个神经元电路单元时，该NMOS的基极LTPi+1空置；任一个神经元电路单元中，系统自适应发生器执行电路中对权重电容(C4)起放电作用的电流镜(M3)里一个PMOS的基极通过一个反相器连接下一个相邻神经元电路单元中的系统自适应发生器电路模块输出LTDi，无下一个神经元电路单元时，LTDi+1输入口空置；任一个神经元电路单元中，特征点运行时间计时电路模块中的活动输入接口Vspki+1，即一个RS触发器的输入口Vspki+1与下一个相邻神经元电路单元的神经元主干电路模块中的活动输出接口Vspki相连，无下一个神经元电路单元时，其活动输入接口Vspki+1空置；任一个神经元电路单元中，特征点运行时间计时电路模块中的活动输入接口Vspki+2，即一个与非门的输入口Vspki+2与下一个间隔相邻神经元电路单元的神经元主干电路模块中的活动输出接口Vspki相连，无下一个间隔神经元电路单元时，其活动输入接口Vspki+2空置。
2.根据权利要求1所述的智能机器视觉识别系统中的信号处理电路，其特征是神经元电路单元中神经元主干电路由一个差分运算放大器，三个RS触发器，一个电流镜电路，连接神经元主干电路模块输出Vspki和差分运算放大器正向输入端的反馈电容，连接差分运算放大器正向输入端和地的神经元膜电容，若干起数字控制作用的与非门，或非门，逻辑反相器和起开关作用的NMOS晶体管组成；差分运算放大器的输出口与一个反相器的输入口相连接；差分运算放大器的输入口与电流镜电路中PMOS晶体管的漏极输出口连接；三个RS触发器的一输入口与外部复位信号口Vpreset连接，另一输入口分别与本电路中的活动输出接口Vspki、新特征点输出口Vnewi连接，再一输入口分别与一个反相器的输出口连接，同时该输入口对应的或非门的输出为RS触发器的输出，连接另一个反相器及或非门的输入口；与一个RS触发器的输入口连接，同时该输入口对应的或非门的输出为RS触发器的输出，连接一个与非门的输入口；与一个或非门的输出口连接，同时该输入口对应的或非门的输出为RS触发器的输出，连接一个反相器的输入口；电流镜电路(M1)由二个PMOS和二个NMOS晶体管组成，一个PMOS晶体管源极接模拟电源电压，另一个PMOS晶体管源极接偏置电压Ve，一个起开关作用的NMOS晶体管的基极接一个反相器的输出，另一个起电流强度调节作用的NMOS晶体管的基极接权重电容(C4)的输出。
3.根据权利要求1所述的智能机器视觉识别系统中的信号处理电路，其特征是神经元电路单元中系统自适应发生器电路由二个二阶比较器电路，一个RS触发器，一个二输入与非门，四个逻辑反相器和二个起开关作用的NMOS晶体管组成；二个二阶比较器电路中各自的PMOS晶体管的源极都连接模拟电源电压，四个偏置NMOS管的基极接偏置电压Vaaa，漏极接模拟地，一个二阶比较器电路(B5)中一个NMOS晶体管的基极为膜电容电压输入口Vmemi与本神经元中神经元主干电路模块中的膜电容电压输出口Vmemi相连，另一个NMOS晶体管的基极与上一个间隔相邻神经元电路单元的特征点运行时间计时电路模块中的TOT电容(C3)输出口VTOTi相连，另一个二阶比较器电路中两个NMOS晶体管基极所接信号同第一个二阶比较器中两个NMOS晶体管基极所接信号互换位置；RS触发器的输出连接一个与非门的输入口，与非门的另一个输口vswitch与神经元主干电路模块中的传感器输入接口VRecepti相连。
4.根据权利要求1所述的智能机器视觉识别系统中的信号处理电路，其特征是神经元电路单元中系统自适应发生器执行电路由二个二阶比较器电路，二个一阶比较器电路，一个充电电流镜电路，一个放电电流镜电路，四个整形反相器，一个逻辑反相器，一个权电压电容，八个起开关作用的NMOS晶体管和三个起开关作用的PMOS晶体管组成；二个二阶比较器电路中各自的PMOS晶体管的源极都连接模拟电源电压，四个偏置NMOS管的基极接偏置电压Vaaa，漏极接模拟地，系统自适应发生器电路中一个二阶比较器电路(B1)中一个NMOS晶体管的基极为膜电容电压输入口Vmemi与本神经元中神经元主干电路模块中的膜电容电压输出口Vmemi相连，另一个NMOS晶体管的基极与上一个间隔相邻神经元电路单元的特征点运行时间计时电路模块中的TOT电容(C3)输出口VTOTi相连，另一个二阶比较器电路中两个NMOS晶体管基极所接信号同第一个二阶比较器中两个NMOS晶体管基极所接信号互换位置；两个一阶比较器电路中的一个PMOS晶体管的源极接模拟电源电压、基极接偏置vbias2，另二个PMOS管的基极分别接偏置电压Vmax_adapt和本模块的权重输出口Vweighti；充电电流镜电路中一个PMOS管的漏极为该电流镜电路的电流输出口，连接本模块权重电容Vweight的一端，三个起开关限制电流强度作用的NMOS晶体管中，第一个NMOS的基极同时连接二个NMOS开关晶体管的漏极，第二个NMOS的基极连接一个一阶比较器电路(B3)的输出，第三个NMOS的基极连接下一个相邻神经元电路单元中系统自适应发生器模块中增强信号输出LTPi；放电电流镜电路中一个NMOS管的源极为该电流镜电路的电流输入口，连接本模块权重电容Vweight的一端，三个起开关限制电流强度作用的PMOS晶体管中，第一个PMOS的基极同时连接二个NMOS开关晶体管的漏极，第二个PMOS的基极连接另一个一阶比较器电路(B4)的输出，第三个PMOS的基极通过一个反相器与下一个相邻神经元电路单元中系统自适应发生器模块中削弱信号输出LTDi相连接，其源极接偏置电压Vmax，本模块权电压电容(C4)的另一端接模拟地；
全文摘要
本发明涉及一种智能机器视觉识别系统中的信号处理电路，属于超大规模集成电路芯片技术领域，本发明由若干神经元电路单元互连网络构成的基本神经元轴及若干神经元轴构成；各神经元电路单元均由神经元主干电路，系统自适应发生器电路，系统自适应发生器执行电路，特征点运行时间计时电路模块组成；该网络能够接收来自前端传感器的光或电磁连续信号，检测出三维空间中物体的特征点和它们与图像传感器之间的动态距离和相对本系统的位置，从而达到精确定位目标的目的，本发明非常适合安装在小至便携式火箭，大至巡航导弹等一系列对目标识别精度要求较高的军用设备上，在民用方面该也有广泛的用途，如在交通领域，可作为民航导航或汽车避碰装置等等。
文档编号G01B7/00GK101030260SQ20071002035
公开日2007年9月5日 申请日期2007年2月15日 优先权日2007年2月15日
发明者杨志军, 杨怀宇 申请人:杨志军, 杨怀宇