专利名称：测试模式设定电路的制作方法
技术领域：
本发明涉及在半导体装置的测试模式时设定多个模式的测试模式设定电路。
背景技术：
对以往的测试模式设定电路进行说明。图9是表示以往的测试模式设定电路的图。这里，除了被输入测试信号TEST的测试端子以外，都是在通常状态下使用的端子。当将测试信号TEST控制为高电平时，半导体装置从通常模式转移到测试模式。之后，输入信号INPUT 1 INPUT 3分别被输入到锁存器31 33。输入信号INPUT 1 INPUT 3是用于设定测试模式时的多个模式的信号。这里，当复位信号RESET成为高电平时，锁存器31 33被解除复位，锁存器31 33进行锁存动作。也就是说，锁存器31 33分别对输入信号INPUT 1 INPUT 3进行锁存而输出。基于3比特的锁存器31 33的输出信号， 解码器34输出7比特的测试模式信号TM 1 TM 7。另外，当锁存器31 33的输出信号都是低电平时，测试模式信号TM 1 TM 7也都被控制为低电平(例如，参照专利文献1)。如上所述，以往的测试模式设定电路将通常状态下使用的复位端子和输入端子统一起来而使用，从而不需要测试用的端子，因此能够降低制造成本。专利文献1日本特开2003-185706号公报但是，在以往的测试模式设定电路中，为了设定测试模式，需要测试端子、复位端子以及多个输入端子。对于一些半导体装置而言，有时在通常状态下所需的端子数并没有那么多。例如是具有电源端子、输入端子、输出端子的4端子半导体装置等。对于这样的半导体装置而言，如果利用以往的测试模式设定电路，则端子数不足，因此为了设定测试模式而需要增加端子。
发明内容
本发明正是鉴于上述问题而完成的，提供一种端子数少的测试模式设定电路。本发明为了解决上述问题而提供一种测试模式设定电路，其控制半导体装置的测试模式，其特征在于，该测试模式设定电路具有具有第1阈值电压的第1检测器，其输入端子与测试端子连接；具有第2阈值电压的第2检测器，其输入端子与所述测试端子连接；以及逻辑电路，其第1输入端子与所述第1检测器的输出端子连接，第2输入端子与所述第2 检测器的输出端子连接，该逻辑电路根据所述第1检测器及第2检测器的输出信号，控制所述半导体装置的测试模式，在所述测试端子的电压从第1电源的电压超过所述第1检测器的第1阈值电压时，所述逻辑电路被解除复位，将所述半导体装置设定为测试模式，在所述半导体装置处于测试模式时，当所述测试端子的电压超过所述第2检测器的第2阈值电压时，所述逻辑电路对所述测试模式的模式设定进行切换控制。根据本发明的测试模式设定电路，在控制半导体装置的测试模式的测试端子上， 设置有低阈值电压的检测器和高阈值电压的检测器，通过低阈值电压的检测器来解除逻辑电路的复位，通过高阈值电压的检测器对测试模式进行切换控制，因此，测试端子、复位端子和测试模式控制端子是共用的，能够大幅减少端子数。
图1是表示第1实施方式的测试模式设定电路的电路图。图2是表示第1实施方式的测试模式设定电路的各节点的电压的时序图。图3是表示第2实施方式的测试模式设定电路的电路图。图4是表示第2实施方式的测试模式设定电路的各节点的电压的时序图。图5是表示第3实施方式的测试模式设定电路的电路图。图6是表示第3实施方式的测试模式设定电路的各节点的电压的时序图。图7是表示第4实施方式的测试模式设定电路的电路图。图8是表示第4实施方式的测试模式设定电路的各节点的电压的时序图。图9是表示以往的测试模式设定电路的电路图。符号说明11、21 高阈值反相器；12、22 低阈值反相器；14、24 逻辑电路；16、26、31、32、33 锁存器；23 计数器；34 解码器。
具体实施例方式以下，参照附图来说明本发明的实施方式。<第1实施方式>图1是表示第1实施方式的测试模式设定电路的电路图。第1实施方式的测试模式设定电路具有高阈值反相器11、低阈值反相器12、逻辑电路14、测试端子以及第1 第3输出端子。高阈值反相器11的输入端子与测试模式设定电路的测试端子连接，输出端子与逻辑电路14的第1输入端子连接。低阈值反相器12的输入端子与测试模式设定电路的测试端子连接，输出端子与逻辑电路14的复位端子连接。逻辑电路14的第1 第3输出端子分别与测试模式设定电路的第1 第3输出端子连接。这里，在半导体装置以通常模式工作时，通向测试端子的测试信号T被控制为比低阈值电压VthL低的电压。在半导体装置在测试模式中设定模式时，测试信号T的振幅被控制在电源电压VDD、与高阈值电压VthH和低阈值电压VthL之间的电压之间。高阈值反相器11具有高阈值电压VthH。低阈值反相器12具有比高阈值电压VthH低的低阈值电压 VthL0逻辑电路14根据信号Bl及复位信号RST来设定半导体装置的模式。接着，对测试模式设定电路的动作进行说明。图2是表示第1实施方式的测试模式设定电路的各节点的电压的时序图。这里，设高电平的信号为“1”、低电平的信号为“0”。测试信号T被输入到测试模式设定电路的测试端子。在半导体装置以通常模式工作时，测试信号T被控制为比低阈值反相器12的低阈值电压VthL低的电压。在半导体装置以测试模式工作时，测试信号T的振幅被控制在电源电压VDD与中间电压(VDD/2)之间。[通常模式时的动作]测试信号T被控制为比低阈值电压VthL低的电压。由此， 通过高阈值反相器11，信号Bl成为高电平，通过低阈值反相器12，复位信号RST也成为高电平。这里，在(复位信号RST) = ( “1”)时，逻辑电路14以(信号VI、信号V2、信号V3) =(“0”、“0”、“1”)的方式工作。通过低电平的信号Vl V2以及高电平的信号V3，半导体装置以通常模式工作。[测试模式时的动作]当测试信号T变为比低阈值电压VthL高时，复位信号RST 下降，半导体装置从通常模式转移到测试模式。当测试信号T变为比高阈值反相器11的高阈值电压VthH高时，信号Bl成为低电平。当测试信号T变为比高阈值电压VthH低时，信号Bl成为高电平。这里，在(信号Bi、复位信号RST) = ( “0”、“0”)时，逻辑电路14以 (信号VI、信号V2、信号V3) = ( “1”、“0”、“0”)的方式工作。通过高电平的信号Vl及低电平的信号V2 V3，将半导体装置设定为以模式1的测试模式工作。此时，例如对半导体装置的外部连接端子的电压进行测试。另外，在(信号Bi、复位信号RST) = ( “1”、“0”)时，逻辑电路14以(信号VI、 信号V2、信号V3) = ( “0”、“1”、“0”)的方式工作。通过低电平的信号VI、高电平的信号 V2和低电平的信号V3，将半导体装置设定为以模式2的测试模式工作。在测试模式时的工作中，模式1 2被交替重复设定。例如，设半导体装置是对从外部施加的施加电压与设定电压进行比较，并根据比较结果使输出电压反转的检测器IC。 这里，将设定电压控制为逐渐变高，在测试模式时的第3次的模式1中，将设定电压被控制为成为施加电压。此时，如果检测器IC的输出电压反转，则判断为检测器IC的工作正常。根据如上所述的第1实施方式的测试模式设定电路，在半导体装置以通常模式工作时，通向测试端子的测试信号T被控制为比低阈值电压VthL低的电压，该测试信号T被用作复位信号，因此不需要复位信号输入用的复位端子。另外，在半导体装置以测试模式工作时，通过将测试信号T控制在高阈值电压 VthH的上下来设定测试模式，因此，也不需要模式设定用的输入端子。另外，可对各信号中的高电平或低电平的逻辑进行恰当的设计。例如也可以是在半导体装置以通常模式工作时，将测试信号T控制为比高阈值反相器11的高阈值电压VthH 高的电压，在半导体装置以测试模式工作时，将测试信号T的振幅控制在接地电压VSS与中间电压(VDD/幻之间。另外，虽然是将测试模式下的测试信号T的振幅下限设为中间电压(VDD/2)而进行了说明，但也可以是高阈值电压VthH与低阈值电压VthL之间的电压。另外，虽然将高阈值反相器11和低阈值反相器12用于测试端子而进行了说明，但不限于此，只要是具有高阈值电压的高阈值检测器和具有低阈值的低阈值检测器即可。例如，也可以由用于设定阈值电压的基准电压电路和比较器构成。也就是说，高阈值反相器11 是高阈值检测器的一例，低阈值反相器12是低阈值检测器的一例。<第2实施方式>图3是表示第2实施方式的测试模式设定电路的电路图。第2实施方式的测试模式设定电路具有高阈值反相器11、低阈值反相器12、逻辑电路14、反相器15、锁存器16、反相器17、测试端子以及第1 第3输出端子。反相器15的输入端子与高阈值反相器11的输出端子连接。锁存器16的设置端子与反相器15的输出端子连接，复位端子与低阈值反相器12的输出端子连接，输出端子与反相器17的输入端子连接。反相器17的输出端子与逻辑电路14的复位端子连接。这里，当测试信号T变为比低阈值电压VthL高时，锁存器16被解除复位。之后， 当测试信号T变为比高阈值电压VthH高时，对锁存器16进行设置，从而使半导体装置转移到测试模式。接着，对测试模式设定电路的动作进行说明。图4是表示各电压的时序图。在第1实施方式中，复位信号RST的下降定时是测试信号T成为比低阈值电压 VthL高的时刻。而在第2实施方式中，复位信号RST的下降定时是测试信号T成为比高阈值电压VthH高的时刻。也就是说，当测试信号T变为比高阈值电压VthH高时，复位信号 RST下降，半导体装置从通常模式转移到测试模式。具体地讲，当测试信号T变为比低阈值电压VthL高时，低阈值反相器12的输出信号成为低电平，锁存器16被解除复位。之后，当测试信号T变为比高阈值电压VthH高时，高阈值反相器11的输出信号成为低电平，反相器 15的输出信号成为高电平，对锁存器16进行设置。于是，锁存器16的输出信号成为高电平，复位信号RST成为低电平。这里，在(复位信号RST) = (“1”)时，与第1实施方式相同，逻辑电路14以(信号VI、信号V2、信号V3) = ( “0”、“0”、“1”)的方式工作。由此，伴随复位信号RST的下降定时的变更，信号Vl V3的波形也发生变更。根据如上所述的第2实施方式的测试模式设定电路，不是当测试信号T比低阈值电压VthL高时而是当测试信号T变为比高阈值电压VthH高时，复位信号RST下降，半导体装置从通常模式转移到测试模式。这样，由于高阈值电压VthH比低阈值电压VthL高，因此半导体装置很难转移到测试模式。由此，半导体装置不容易因测试信号T中的噪声等原因而错误地转移到测试模式，因此半导体装置不容易发生误动作。<第3实施方式>图5是表示第3实施方式的测试模式设定电路的电路图。第3实施方式的测试模式设定电路具有高阈值反相器21、低阈值反相器22、计数器23以及逻辑电路M。高阈值反相器21的输入端子与测试模式设定电路的测试端子连接，输出端子与计数器23的时钟端子连接。低阈值反相器22的输入端子与测试模式设定电路的测试端子连接，输出端子与计数器23及逻辑电路M的复位端子连接。逻辑电路M的第1 第2输入端子分别与计数器23的第1 第2输出端子连接，第1 第5输出端子分别与测试模式设定电路的第1 第5输出端子连接。这里，在半导体装置以通常模式工作时，通向测试端子的测试信号T被控制为比低阈值电压VthL低的电压。在半导体装置以测试模式工作时，测试信号T的振幅被控制在电源电压VDD与中间电压(VDD/2)之间。高阈值反相器21具有高阈值电压VthH。低阈值反相器22具有比高阈值电压VthH低的低阈值电压VthL。计数器23对通向时钟端子的时钟信号CLK进行计数。逻辑电路M根据复位信号RST及信号Bl B2，设定半导体装置的模式。
接着，对测试模式设定电路的动作进行说明。图6是表示第3实施方式的测试模式设定电路的各节点的电压的时序图。[通常模式时的动作]测试信号T被控制为比低阈值电压VthL低的电压。由此， 通过高阈值反相器21，时钟信号CLK成为高电平，通过低阈值反相器22，复位信号RST也成为高电平。这里，在(复位信号RST) = ( “1”)时，计数器23以(信号Bi、信号B2)= (“1”、“1”)的方式工作。另外，逻辑电路对以(信号VI、信号V2、信号V3、信号V4、信号 V5) = ( “0”、“0”、“0”、“0”、“1”)的方式工作。通过低电平的信号Vl V4以及高电平的信号V5，半导体装置以通常模式工作。[测试模式时的动作]当测试信号T变为比低阈值电压VthL高时，复位信号RST 下降，半导体装置从通常模式转移到测试模式。当测试信号T变为比高阈值反相器11的高阈值电压VthH高时，时钟信号CLK成为低电平。当测试信号T变为比高阈值电压VthH低时，时钟信号CLK成为高电平。计数器23直接将该时钟信号CLK作为Bl输出。另外，计数器23对该时钟信号CLK进行分频而作为信号B2输出。这里，在(信号B2、信号Bi、复位信号RST) = ( “0”、“0”、“0”)时，逻辑电路M以(信号VI、信号V2、信号V3、信号V4、信号V5) = ( “1”、“0”、“0”、“0”、“0”)的方式工作。通过高电平的信号Vl及低电平的信号 V2 V5，半导体装置被设定为以模式1的测试模式工作。此时，通过对半导体装置的外部连接端子的电压进行测试来对该模式1的测试模式时的半导体装置进行测试。另外，在(信号B2、信号Bi、复位信号RST) = (“0，，、“ 1，，、“0，，)时，逻辑电路24以 (信号VI、信号V2、信号V3、信号V4、信号V5) = ( “0”、“1”、“0”、“0”、“0”)的方式工作。 通过低电平的信号VI、高电平的信号V2和低电平的信号V3 V5，将半导体装置设定为以模式2的测试模式工作。另外，在(信号B2、信号Bi、复位信号RST) = (“1”、“0”、“0”)时，逻辑电路24以 (信号VI、信号V2、信号V3、信号V4、信号V5) = ( “0”、“0”、“1”、“0”、“0”)的方式工作。
通过低电平的信号Vl V2、高电平的信号V3和低电平的信号V4 V5，将半导体装置设定为以模式3的测试模式工作。另外，在(信号B2、信号Bi、复位信号RST) = (“ 1，，、“ 1，，、“0，，)时，逻辑电路24以 (信号VI、信号V2、信号V3、信号V4、信号V5) = ( “0”、“0”、“0”、“1”、“0”)的方式工作。
通过低电平的信号Vl V3、高电平的信号V4和低电平的信号V5，将半导体装置设定为以模式4的测试模式工作。根据以上方式，在测试模式时，在第1 第2实施方式中，设定了两个模式，而在第 3实施方式中，能够设定三个以上的模式。另外，在图5中，通过准备2比特的对逻辑电路M进行控制的信号Bl B2，由此准备4个测试模式时的模式。不过，未作图示，也可以准备3比特的对逻辑电路M进行控制的信号，从而准备8个测试模式时的模式。另外，在图6中，基于信号Bl和对信号Bl进行分频而生成的信号B2来准备4个测试模式时的模式。此时，在信号Bl的半个周期中，设定测试模式时的1个模式。不过，未作图示，也可以基于信号B2和对信号B2进行分频而生成的信号B3来准备4个测试模式时的模式。此时，在信号B2的半个周期、即信号Bl的1个周期中，设定测试模式时的1个模式。根据这种方式，在测试模式时的各模式中，存在测试信号T成为电源电压VDD的时刻。由此，能够在测试信号T不是中间电压(VDD/幻而成为电源电压VDD时，对半导体装置进行测试，因此能够实施稳定的测试。<第4实施方式>图7是表示第4实施方式的测试模式设定电路的电路图。第4实施方式的测试模式设定电路是在第3实施方式的测试模式设定电路中增加了反相器25、锁存器沈以及反相器27。反相器25的输入端子与高阈值反相器21的输出端子连接。锁存器沈的设置端子与反相器25的输出端子连接，复位端子与低阈值反相器22的输出端子连接，输出端子与反相器27的输入端子连接。反相器27的输出端子与计数器23及逻辑电路M的复位端子连接。接着，对测试模式设定电路的动作进行说明。图8是表示第4实施方式的测试模式设定电路的各节点的电压的时序图。在第3实施方式中，复位信号RST的下降定时是测试信号T变为比低阈值电压 VthL高的时刻。而在第4实施方式中，复位信号RST的下降定时是测试信号T变为比高阈值电压VthH高的时刻。也就是说，当测试信号T变为比高阈值电压VthH高时，复位信号 RST下降，半导体装置从通常模式转移到测试模式。这里，在(复位信号RST) = (“1”)时，与第3实施方式相同，逻辑电路M以(信号VI、信号V2、信号V3、信号V4、信号V5) = ( “0”、“0”、“0”、“0”、“ 1)的方式工作。由此， 伴随复位信号RST的下降定时的变更，信号Vl V5的波形也发生变更。
权利要求
1.一种测试模式设定电路，其控制半导体装置的测试模式，其特征在于，该测试模式设定电路具有具有第1阈值电压的第1检测器，其输入端子与测试端子连接； 具有第2阈值电压的第2检测器，其输入端子与所述测试端子连接；以及逻辑电路，其第1输入端子与所述第1检测器的输出端子连接，第2输入端子与所述第 2检测器的输出端子连接，该逻辑电路根据所述第1检测器及第2检测器的输出信号，控制所述半导体装置的测试模式，在所述测试端子的电压从第1电源的电压超过所述第1检测器的第1阈值电压时，所述逻辑电路被解除复位，将所述半导体装置设定为测试模式，在所述半导体装置处于测试模式的情况下，当所述测试端子的电压超过所述第2检测器的第2阈值电压时，所述逻辑电路对所述测试模式的模式设定进行切换控制。
2.根据权利要求1所述的测试模式设定电路，其特征在于，该测试模式设定电路具有锁存器，该锁存器连接在所述第1检测器的输出端子与所述逻辑电路的第1输入端子之间，在所述测试端子的电压从第1电源的电压超过所述第1检测器的第1阈值电压时，所述锁存器被解除复位，在所述测试端子的电压进一步超过所述第2检测器的第2阈值电压时，对所述锁存器进行设置，解除所述逻辑电路的复位。
3.—种测试模式设定电路，其控制半导体装置的测试模式，其特征在于，该测试模式设定电路具有具有第1阈值电压的第1检测器，其输入端子与测试端子连接； 具有第2阈值电压的第2检测器，其输入端子与所述测试端子连接； 计数器，其时钟端子与所述第2检测器的输出端子连接，复位端子与所述第1检测器的输出端子连接，该计数器对输入到所述时钟端子的信号进行计数；以及逻辑电路，其复位端子与所述第1检测器的输出端子连接，输入端子与所述计数器的输出端子连接，该逻辑电路根据所述第1检测器及所述计数器的输出信号，控制所述半导体装置的测试模式，在所述测试端子的电压从第1电源的电压超过所述第1检测器的第1阈值电压时，所述计数器及所述逻辑电路被解除复位，将所述半导体装置设定为测试模式，在所述半导体装置处于测试模式时，所述计数器输出基于所述第2检测器输出的信号的信号，所述逻辑电路根据所述计数器输出的信号，对所述测试模式的模式设定进行切换控制。
4.根据权利要求3所述的测试模式设定电路，其特征在于，该测试模式设定电路具有锁存器，该锁存器连接在所述第1检测器的输出端子与所述计数器和所述逻辑电路的复位端子之间，在所述测试端子的电压从第1电源的电压超过所述第1检测器的第1阈值电压时，所述锁存器被解除复位，在所述测试端子的电压进一步超过所述第2检测器的第2阈值电压时，对所述锁存器进行设置，解除所述计数器和所述逻辑电路的复位。
全文摘要
本发明提供一种端子数少的测试模式设定电路。该测试模式设定电路构成为在控制半导体装置的测试模式的测试端子上，设置有低阈值电压的检测器和高阈值电压的检测器，通过低阈值电压的检测器来解除逻辑电路的复位，通过高阈值电压的检测器对测试模式进行切换控制。因此，测试端子、复位端子和测试模式控制端子是共用的，能够大幅减少端子数。
文档编号G01R31/28GK102478627SQ201110375689
公开日2012年5月30日 申请日期2011年11月23日 优先权日2010年11月24日
发明者五十岚敦史, 杉浦正一 申请人:精工电子有限公司