专利名称：浮雕式单晶硅敏感电阻条结构的制作方法
技术领域：
本实用新型涉及一种压力传感器结构，确切的说是压力传感器上所使用的集成芯片的结构。
背景技术：
目前，集成电路板在烧制的过程中，经常是将压敏电阻和测温电阻粘附在芯片的表面，形成阳文(即突出于芯片)。这种结构方式的一个缺点就是连接不够稳固，压敏电阻和测温电阻在使用一段时间以后，其与芯片的连接容易产生松动，而其连接本身也容易受到外力(阻力、剪力等)影响，所以适用场合有限，不能应用于连接关系不断变化或者具有移动摩擦力、剪切力等阻力的环境，所以就大大的限制了传感器的应用领域。
实用新型内容本实用新型的目的是提供一种浮雕式单晶硅敏感电阻条结构，解决压力传感器在受到外力影响，以及长时间使用后，其结构的连接容易产生松动的问题。本实用新型的目的是通过以下技术方案来实现浮雕式单晶硅敏感电阻条结构，包括芯片基体，在芯片基体的表面设置有内凹的嵌槽，所述嵌槽的上部开口的宽度小于嵌槽底部的宽度，进一步的，可以将嵌槽设置成等腰梯形或直角梯形，并且在此基础上，可以进一步的在嵌槽的底部设计成波纹形，以进一步增大连接面积，在所述嵌槽内浇注压敏电阻或测温电阻，并且所述压敏电阻或测温电阻的表面突出于所述芯片基体的表面。由于设计成嵌槽结构，嵌槽呈上窄下宽，并且辅以浇注电阻条的形式，这样就可以使电阻条稳固的镶嵌在嵌槽内，可以抵抗拉力、剪切力、摩擦力等外力作用，使其连接结构更为稳固，能够满足多种应用环境的要求。
下面根据附图和实施例对本实用新型作进一步详细说明。图1是本实用新型实施例所述的浮雕式单晶硅敏感电阻条结构的等腰梯形结构图。图2是本实用新型实施例所述的浮雕式单晶硅敏感电阻条结构的直角梯形结构图。图3是本实用新型实施例所述的浮雕式单晶硅敏感电阻条结构的L形结构图。图4是底部具有波纹的浮雕式单晶硅敏感电阻条结构的等腰梯形结构图。
具体实施方式
如图1所示，本实用新型所述的浮雕式单晶硅敏感电阻条结构，包括芯片基体1， 在芯片基体的表面设置有内凹的嵌槽，所述嵌槽的上部开口的宽度小于嵌槽底部的宽度，进一步的，可以将嵌槽设置成等腰梯形(如图1所示)、L形(如图3所示)或直角梯形(如图2所示)，并且在此基础上，可以进一步的在嵌槽的底部设计成波纹形(如图4所示)，以进一步增大连接面积，在所述嵌槽内浇注压敏电阻或测温电阻2，并且所述压敏电阻或测温电阻2的表面突出于所述芯片基体的表面。 由于设计成嵌槽结构，嵌槽呈上窄下宽，并且辅以浇注电阻条的形式，这样就可以使电阻条稳固的镶嵌在嵌槽内，可以抵抗拉力、剪切力、摩擦力等外力作用，使其连接结构更为稳固，能够满足多种应用环境的要求。
权利要求1.浮雕式单晶硅敏感电阻条结构，包括芯片基体，其特征在于，在芯片基体的表面设置有内凹的嵌槽，所述嵌槽的上部开口的宽度小于嵌槽底部的宽度，在所述嵌槽内浇注压敏电阻或测温电阻，并且所述压敏电阻或测温电阻的表面突出于所述芯片基体的表面。
2.根据权利要求1所述的浮雕式单晶硅敏感电阻条结构，其特征在于，将嵌槽设置成等腰梯形或直角梯形。
3.根据权利要求1所述的浮雕式单晶硅敏感电阻条结构，其特征在于，在嵌槽的底部设计成波纹形。
专利摘要浮雕式单晶硅敏感电阻条结构，包括芯片基体，在芯片基体的表面设置有内凹的嵌槽，所述嵌槽的上部开口的宽度小于嵌槽底部的宽度，进一步的，可以将嵌槽设置成等腰梯形或直角梯形，并且在此基础上，可以进一步的在嵌槽的底部设计成波纹形，以进一步增大连接面积，在所述嵌槽内浇注压敏电阻或测温电阻，并且所述压敏电阻或测温电阻的表面突出于所述芯片基体的表面。由于设计成嵌槽结构，嵌槽呈上窄下宽，并且辅以浇注电阻条的形式，这样就可以使电阻条稳固的镶嵌在嵌槽内，可以抵抗拉力、剪切力、摩擦力等外力作用，使其连接结构更为稳固，能够满足多种应用环境的要求。
文档编号G01L9/02GK202216794SQ201120321849
公开日2012年5月9日 申请日期2011年8月31日 优先权日2011年8月31日
发明者叶鹏, 周怡, 王亚斌, 童叶青, 范传东 申请人:江苏奥力威传感高科股份有限公司