芯片式磁传感器的制作方法与工艺

本发明属于微电子技术领域，具体涉及一种用于检测防伪标识的芯片式磁传感器。

背景技术：
电流、应力应变、温度以及光等外界因素的变化能够产生磁场，这种磁场能够引起磁敏元件的磁性能发生变化。将磁敏元件的磁性能变化量转换成电信号，测量该电信号即可获知被测区域是否存在能够产生磁场的电流、应力应变、温度或光等。磁传感器是利用磁敏元件的上述特性发展起来的测量装置，被广泛应用于金融、航空、航天、微电子，地质探矿、医学成像、信息采集及军事等领域。在工业领域，应用最广泛的磁传感器是线圈式磁传感器，即以线圈为磁敏元件。图1为目前金融领域采用的磁传感器的结构图。如图1所示，磁传感器包括外壳101、线圈109和印制电路板113，在外壳101顶端设有一开口103。在磁芯105a、105b顶端的中央位置设有一狭小磁隙107，磁芯105a、105b通过支架111固定于外壳101内，而且其顶端从外壳101的开口103伸出。在磁芯105a、105b的底端缠绕有多匝线圈，线圈109与印制电路板113相连，印制电路板113通过焊针114a、114b与设于屏蔽外壳101外部的其它部件连接。在验钞时，钞票磁性油墨条或磁性金属条从磁芯105a、105b的顶端划过，磁隙107使得在线圈109内产生与钞票磁性油墨条或磁性金属条磁场强度比例对应的感生电动势，根据该感生电动势即可辨别钞票的真伪。随着市场需求的变化，磁传感器逐渐向小型化和集成化发展。线圈式磁传感器体积大、重量重，而且响应慢、分辨率低、灵敏度低和可靠性差。更重要的是，线圈式磁传感器的抗干扰能力差，容易受 外界其它磁场的干扰，降低了磁传感器的可靠性。换言之，现有的线圈式磁传感器已无法满足市场对磁传感器的上述需求，因而急需开发一种抗干扰能力强、体积小、易集成且灵敏度高的磁传感器。

技术实现要素：
本发明要解决的技术问题就是针对磁传感器中存在的上述缺陷，提供一种芯片式磁传感器及其制作方法，其抗干扰能力强，而且体积小、灵敏度高、易于集成。为此，本发明提供一种芯片式磁传感器，包括：芯片，用于基于所感应到的被测物体内的防伪标识的磁信号而产生差分信号；线路板，所述芯片固定于所述线路板，且所述芯片的输出端与设于所述线路板的布线电连接；抗干扰装置，在所述抗干扰装置上构造有磁真空区域，所述芯片置于所述磁真空区域，且所述芯片的感应面朝向所述被测物体。其中，所述抗干扰装置包括永磁材料制作的永磁本体，在所述永磁本体上构造有多个凸部，所述多个凸部沿所述永磁本体的周向分布且自所述永磁本体朝向所述被测物体侧延伸，所述磁真空区域形成于所述凸部之间。其中，多个所述凸部沿所述永磁本体的周向均匀地分布。其中，所述凸部沿所述永磁本体的周向连续分布。其中，在所述凹部内的相对侧设有多个齿部，所述多个齿部间隔设置，两个相邻的所述齿部之间形成磁真空子区域。其中，在所述凹部和所述齿部的表面设有薄膜层，所述薄膜层采用金属、非金属或气体形成。其中，所述芯片和所述线路板置于所述凸部之间的磁真空子区域。其中，在所述线路板上设有与所述凸部相配合的线路板通孔，所述凸部自所述线路板的一侧穿过所述线路板通孔并从所述线路板的另一侧伸出，所述凸部的顶端与所述芯片的感应面齐平或高于所述芯片的感应面。其中，所述抗干扰装置包括永磁材料制作的永磁本体，在所述永磁本体内设有永磁本体通孔，所述磁真空区域形成于所述永磁本体通孔内，所述永磁本体通孔的一端与所述被测物体相对，所述芯片和所述线路板置于所述永磁本体通孔内，且所述芯片的感应面与所述永磁本体的表面齐平或低于所述永磁本体的表面。其中，所述永磁本体采用铁氧体、坡莫合金或矽钢片制作；或者，所述永磁本体采用钕铁硼、钐钴或铝镍钴制作，或者采用金属材料、非金属材料制作，并在其外表面增加镍铁或坡莫合金的镀层。其中，所述抗干扰装置包括绕组和电源，所述电源为所述绕组提供电能，所述磁真空区域形成于所述绕组的内侧，所述绕组的端部与所述被测物体相对。其中，所述抗干扰装置包括磁场发生单元和导磁单元，所述磁场发生单元用于产生磁场；所述导磁单元设置在所述磁场发生单元产生的磁场范围内，所述磁真空区域形成于所述导磁单元内。其中，所述导磁单元包括导磁材料制作的导磁本体，在所述导磁本体上设有多个凸部，所述多个凸部沿所述导磁本体的周向分布且自所述导磁本体朝向所述被测物体侧延伸，所述磁真空区域形成于所述凸部之间。其中，在所述导磁本体上构造有两个相对设置的凸部，所述芯片置于所述两个凸部之间。其中，所述凸部沿所述导磁本体的周向连续分布。其中，所述芯片和所述线路板置于所述凸部之间。其中，在所述线路板上设有与所述凸部相配合的线路板通孔，所述导磁单元的凸部自所述线路板的一侧穿过所述线路板通孔并从所述线路板的另一侧伸出，所述凸部的顶端与所述芯片的感应面齐平或高于所述芯片的感应面。其中，所述导磁单元包括导磁材料制作的导磁本体，在所述导磁本体内设有导磁本体通孔，所述磁真空区域形成于所述导磁本体通孔内，所述导磁本体通孔的一端与所述被测物体相对，所述芯片和所述线路板置于所述通孔内，且所述芯片的感应面与所述导磁本体的表面 齐平或低于所述导磁本体的表面。其中，所述磁场发生单元为采用铁氧体、坡莫合金或矽钢片制作的永磁体。其中，所述磁场发生单元包括绕组和电源，所述电源为所述绕组提供电能；所述导磁单元设于所述绕组的内部或所述绕组的端部。其中，在所述磁真空区域充入含有磁微粒的气体，所述含有磁微粒的气体在所述磁真空区域流动形成磁涡流。其中，所述芯片包括至少一对磁敏感薄膜以及与所述磁敏感薄膜电连接的芯片焊盘，所述至少一对磁敏感薄膜借助所述芯片焊盘和所述线路板上的布线构成惠斯通电桥电路。其中，在所述磁敏感薄膜的长度方向上设有n个用于分段抑制所述磁敏感薄膜的退磁场的抑制单元，所述抑制单元间隔设置于所述磁敏感薄膜的表面和/或内部，其中，n为≥2的整数。其中，所述抑制单元为采用导电材料制作。其中，所述磁敏感薄膜为霍尔效应薄膜、各向异性磁电阻薄膜、巨磁电阻薄膜、隧道磁电阻薄膜、巨磁阻抗薄膜或巨霍尔效应薄膜。其中，芯片式磁传感器还包括壳体、处理单元和焊针，其中，所述处理单元用于根据所述差分信号识别所述防伪标识；所述芯片和所述线路板设于所述壳体内；所述处理单元设于所述壳体内或设于所述壳体外；所述焊针与所述线路板上的布线电连接，所述焊针用于信号的传输和支撑所述壳体。其中，所述线路板为硬质树脂材料基质线路板或柔性基质线路板。其中，在所述壳体上设有导磁孔，所述芯片与所述导磁孔相对。其中，所述壳体采用铜、铁或塑料制作。其中，所述壳体采用坡莫合金、铁氧体或硒钢片制作；或者，采用金属材料或非金属材料制作，并在其外表面设置镍铁或坡莫合金的镀层。本发明具有以下有益效果：本发明提供的芯片式磁传感器，其包含能够形成磁真空区域的抗 干扰装置，芯片置于抗干扰装置的磁真空区域，且芯片的感应面朝向被测物体所带有的防伪标识，这样，只有垂直于或接近垂直于芯片的感应面的磁力线才能够进入磁真空区域并被芯片感应，其它方向的磁力线则被挡在磁真空区域的外部，从而在不损失灵敏度的情况下，可以有效地抑制、甚至消除周围环境中的电信号或磁信号等噪声干扰，进而可以提高磁传感器的信噪比和灵敏度。另外，利用芯片作为磁敏感部件，其体积小、易于集成，而且灵敏度高，这样不仅可以使包含该磁敏感部件的磁传感器的体积得以减小而易于集成，而且还可以提高磁传感器的灵敏度。附图说明本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：图1为目前金融领域采用的磁传感器的结构图；图2a为本发明实施例一提供的芯片式磁传感器的结构图；图2b为图2a所示的芯片式磁传感器的分解图；图2c为图2a所示的芯片式磁传感器中所采用的芯片的结构图；图2d为图2a所示芯片式磁传感器中的处理单元与芯片的电气连接关系图；图3为可应用于图2a所示的芯片式磁传感器中的第一种抗干扰装置的结构图；图4为图3所示第一种抗干扰装置的磁场分布的仿真图；图5a为可应用于图2a所示的芯片式磁传感器中的第二种抗干扰装置的结构图；图5b为可应用于图2a所示的芯片式磁传感器中的第三种抗干扰装置的结构图；图5c为可应用于图2a所示的芯片式磁传感器中的第四种抗干扰装置的结构图；图5d为可应用于图2a所示的芯片式磁传感器中的第五种抗干扰装置的结构图；图5e为可应用于图2a所示的芯片式磁传感器中的第六种抗干扰装置的结构图；图5f为可应用于图2a所示的芯片式磁传感器中的第七种抗干扰装置的结构图；图5g为可应用于图2a所示的芯片式磁传感器中的第八种抗干扰装置的结构图；图6a为可应用于图2a所示的芯片式磁传感器中的第九种抗干扰装置的结构图；图6b为可应用于图2a所示的芯片式磁传感器中的第十种抗干扰装置结构图；图7a为本发明实施例二提供的芯片式磁传感器的部分结构图；图7b为本发明实施例三提供的芯片式磁传感器的部分结构图；图7c为本发明实施例四提供的芯片式磁传感器的部分结构图；图7d为本发明实施例五提供的芯片式磁传感器的部分结构图；图8a为本发明实施例六提供的芯片式磁传感器的部分结构的立体图；图8b为图8a所示芯片式磁传感器的俯视图；图8c为图8b中沿A-A线的截面图；图9为本发明实施例七提供的芯片式磁传感器的截面图；图10为本发明实施例八提供的芯片式磁传感器的分解图；图11a为本发明实施例九提供的芯片式磁传感器的立体图；图11b为本发明实施例九提供的芯片式磁传感器的分解图；图12为示出本发明实施例提供的芯片式磁传感器的检测方式的示意图。具体实施方式为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的芯片式磁传感器进行详细描述。图2a为本发明实施例一提供的芯片式磁传感器的结构图；图2b为图2a所示的芯片式磁传感器的分解图。如图2a和图2b所示，芯片 式磁传感器包括壳体11、芯片12、线路板13、抗干扰装置14、焊针15和处理单元(图中未示出)。其中，芯片12用于感应被测物体内的防伪标识，其固定于线路板13。在抗干扰装置14上设有磁真空区域，芯片12置于磁真空区域且芯片12的感应面朝向被测物体。芯片12、线路板13和抗干扰装置14设置在壳体11内，并通过焊针15与设于壳体11外的其它部件连接。在壳体11上还可以设置接地端18，壳体11通过接地端18接地。壳体11采用铜、铁或塑料制作。图2c为图2a所示的芯片式磁传感器中所采用的芯片的结构图。如图2c所示，芯片12包括一对磁敏感薄膜411和与磁敏感薄膜411电连接的芯片焊盘412，即包括两条磁敏感薄膜411，芯片焊盘412设置在磁敏感薄膜411的端部，芯片焊盘412是为了便于磁敏感薄膜411与线路板13上的布线电连接，借助芯片焊盘412和布线将磁敏感薄膜411连成惠斯通半桥电路。惠斯通半桥电路能够感应外界磁信号的影响，并产生差分电压信号(下文简称为“差分信号”)。当然，芯片12也可以包括两对或更多对磁敏感薄膜411，将磁敏感薄膜411连接成惠斯通半桥电路或惠斯通全桥电路。换言之，芯片12包括至少一对磁敏感薄膜411，只要将磁敏感薄膜411连接成惠斯通半桥或惠斯通全桥电路即可。其中，磁敏感薄膜411可以为霍尔效应薄膜、各向异性磁电阻薄膜、巨磁电阻薄膜、隧道磁电阻薄膜、巨磁阻抗薄膜或巨霍尔效应薄膜。在每一磁敏感薄膜411的长度方向上还可以间隔设置n个抑制单元，用于分段抑制磁敏感薄膜411的退磁场，其中，n为≥2的整数。抑制单元采用导电材料制作，其设于磁敏感薄膜411的表面和/或内部，使磁敏感薄膜411内形成短路，从而抑制磁敏感薄膜411的退磁场。抑制单元可以提高芯片12的测量精度，进而提高芯片式磁传感器的灵敏度和精度。线路板13采用印制线路板，线路板13与芯片12电连接，用于输送芯片12获得的差分信号。线路板13可以为硬质树脂材料基质线路板或柔性基质线路板。在本实施例中，线路板13采用硬质树脂材料基质线路板，芯片12固定于线路板13。芯片12和线路板13设于壳体 11内。处理单元用于根据芯片12产生的差分信号识别防伪标识，例如可以识别是否存在防伪标识、防伪标识的尺寸或防伪标识的磁场大小等。处理单元可以设置在壳体11内，如设置在线路板13；也可以设置在壳体11的外部。为滤除芯片12输出的差分信号中的噪音，处理单元可以包括滤波电路，并使滤波电路的输入端连接芯片12的信号输出端，从而实现过滤芯片12输出的差分信号中的噪音的目的，如图2d所示。焊针15与线路板13电连接，用于传输差分信号和支撑壳体11。图3为可应用于图2a所示的芯片式磁传感器中的第一种抗干扰装置的结构图。如图3所示，抗干扰装置14包括永磁材料制作的永磁本体31，永磁材料可以是铁氧体、坡莫合金或矽钢片。在永磁本体31的两相对端各设有一凸部32，凸部32使得永磁本体31产生的磁场分布发生变化，即，使永磁本体31产生的磁力线向凸部32聚集，从而使两个凸部32之间形成磁真空区域，磁真空区域的磁场相对于其周围的磁场较弱，甚至接近于零。因此，磁真空区域也被认为是零磁区域。芯片12设置在两个凸部32之间，且芯片12的感应面朝向被测物体。优选地，将芯片12的感应面低于或齐平于凸部32的顶端，这样可以尽可能地将不垂直于芯片12的感应面的磁信号屏蔽，从而提高芯片式传感器的抗干扰能力，进而提高芯片式传感器的可靠性。本实施例磁真空区域被永磁本体31产生的磁场包围，只有垂直于凹部33的磁力线能够进入磁真空区域。如图4所示，由于受永磁本体31产生的磁场的影响，外磁场S所产生的磁力线中，只有垂直于凹部33的磁力线能够进入磁真空区域Z，而其它方向的磁力线受永磁本体31产生的磁场的影响而与永磁本体31的磁力线平行，即，外磁场S产生的不垂直于凹部33的其它方向的磁力线被永磁本体31产生的磁场屏蔽。本实施例中的磁真空区域使得传感器的磁敏方向与永磁本体31的磁场垂直或平行，从而抑制、甚至消除了外界环境中的电信号和磁信号等噪声的干扰，从而可以提高芯片式磁传感器的抗干扰能力和信噪比。在本实施例中，永磁本体31构造有两个凸部32，但本发明并不 局限于此。在永磁本体31上可以构造有更多个凸部32，多个凸部32沿永磁本体31的周向分布，磁真空区域形成于凸部32之间。优选地，多个凸部32沿永磁本体31的周向均匀地分布，且自永磁本体31朝向被测物体侧延伸，以获得理想形状的磁真空区域，这样可以减小抗干扰装置14的体积。如图5a所示，在可应用于图2a所示的芯片式磁传感器中的第二种抗干扰装置中，在永磁本体31的周向均匀且对称地构造有四个凸部32，四个凸部32能够影响永磁本体31产生的磁力线的分布，并在四个凸部32的之间形成磁真空区域。使用时，将永磁本体31设置在壳体11内，凸部32朝向被测物体；芯片12置于凸部32之间的磁真空区域，且芯片12的感应面朝向被测物体。图5b为可应用于图2a所示的芯片式磁传感器中的第三种抗干扰装置的结构图。如图5b所示，抗干扰装置包括永磁材料制作的永磁本体31，在永磁本体31的表面设有凹部33，也就是使凸部在永磁本体的周向连续。永磁本体31产生的磁力线朝向凸部聚集，从而在凹部33形成磁真空区域。使用时，将永磁本体31设置在壳体11内，且凹部33朝向被测物体。芯片12置于凹部33，且芯片12的感应面朝向被测物体。优选地，芯片12的感应面低于或与永磁本体31的上表面齐平，以尽可能地将不垂直于芯片12的感应面的磁信号屏蔽，从而提高芯片式传感器的抗干扰能力，进而提高芯片式传感器的可靠性。在上述实施例中，永磁本体31的外形为长方体，凹部33的横向截面的形状为圆柱和方形。但本发明并不局限于此。永磁本体31的外形也可以是正方体、圆柱体、锥体、球形或上述任意两种或两种以上形状的组合体。在永磁本体31的横向截面上，凹部33的形状也可以是圆形、方形、锥形或者任意两种或两种形状的组合体。在永磁本体31的纵向截面上，凹部33的形状也可以是圆形、方形、锥形或者为圆形、方形、锥形中任意两种形状的组合体。需要说明的是，永磁本体31的横向截面是指永磁本体31水平截面，永磁本体31的纵向截面是指永磁本体31的竖直截面。如图5c所示，抗干扰装置14包括永磁材料制作的永磁本体31，永磁本体31的外形为圆柱状，在永磁本体31的横向截面上，凹部33 的形状为圆形；在永磁本体31的纵向截面上，凹部33的形状为方形。总之，永磁本体31和凹部33不论采用何种形状，都能在凹部33形成磁真空区域，均属于本发明的保护范围。如图5d所示，抗干扰装置14包括永磁材料制作的永磁本体31，在永磁本体31的上、下两个端面各设有一凹部33，这样在永磁本体31上可以形成两个磁真空区域，芯片12通常设置在靠近被测物体一侧的磁真空区域。如图5e所示，抗干扰装置14包括永磁材料制作的永磁本体31，在永磁本体31上设有一凹部33，在凹部33内还设有八个齿部34，而且两两相对的设置，即，在凹部33内的两相对侧分别设置有四个齿部34，四个齿部34间隔设置，从而将凹部33分割成五个子区域。永磁本体31的磁力线穿过齿部34形成磁场梳，并在凹部33形成多个磁真子空区域。使用时，将芯片12设置于齿部34与齿部34相对的区域，或者置于两个相邻的齿部34之间。齿部34可以通过以下方式获得：其一，直接在永磁本体31加工出齿部34，这时，齿部34和永磁本体31为一体结构。其二，先加工出齿部34，然后将齿部34通过焊接或其他固定连接手段固定在凹部33内，齿部34可以采用金属、金属氧化物、非金属、非金属氧化物或非金属氧化物外加镀层制作，镀层可采用金、银、铜、铁、锡或其氧化物制作；或在齿部34的表面外加镀层。其三，齿部34可以由气体形成，即，利用气体在凹部33内旋转流动而形成磁涡流，从而形成如齿部34形状的磁场梳，气体可以是空气或含有磁微粒的气体。在本实施例中，当齿部34采用非气体材料获得时，在凹部33和齿部34的表面还设置有薄膜层(图中未示出)，薄膜层采用金属、非金属或气体形成。薄膜层用以改善磁真空区域和弱磁区域的磁场分布，从而在凹部33形成理想的磁真空区域，进而在不影响灵敏度的情况下，有效地屏蔽外在电信号和磁信号等噪声信号，提高芯片式磁传感器的可靠性。图5f可应用于图2a所示的芯片式磁传感器中的第七种抗干扰装置的结构图。如图5f所示，抗干扰装置14包括永磁材料制作的永磁本 体31，在永磁本体31上构造有永磁本体通孔35，永磁本体31的磁力线从永磁本体通孔35周围的永磁本体31穿过，从而在永磁本体通孔35内形成磁真空区域。永磁本体通孔35可以纵向贯穿永磁本体31，如图5f所示。永磁本体通孔35也可以横向贯穿永磁本体31。使用时，使永磁本体通孔35的一端与被测物体相对，将芯片12固定于永磁本体通孔35内，并尽量靠近被测物体。优选地，芯片12的感应面低于永磁本体31的顶端，这样可以尽可能地屏蔽不垂直于芯片12感应面的磁信号，从而提高芯片式传感器的抗干扰能力，进而提高芯片式传感器的可靠性。作为图5f所示抗干扰装置的变型，抗干扰装置14包括永磁材料制作的永磁本体31，永磁本体31的形状为环状，永磁本体31的中间位置为磁真空区域。使用时，将芯片12嵌套在永磁本体31的中间，如图5g。图6a为可应用于图2a所示的芯片式磁传感器中的第九种抗干扰装置的结构图。如图6a所示，抗干扰装置14包括绕组61和电源(图中未示出)，电源为绕组61提供电能，以使绕组61产生感生磁场。根据安培法则，通电导线周围存在环形磁场，该环形磁场沿环形绕组61分布并呈近似涡流状，因此，在环形绕组61的内侧(即，环形绕组61所环绕的区域内，例如环形绕组61的中心轴线区域)形成磁真空区域。使用时，将芯片12设置在环形绕组61的中心区域，被测物体设置在环形绕组61的端部。由于环形绕组61形成的感生磁场可以有效地抑制周围环境中电噪声和/或磁噪声，从而提高芯片式磁传感器的灵敏度和信噪比。需要说明的是，环形绕组61的端部指的是环形绕组61上的与该环形绕组61中心轴线相垂直的端面。在本实施例中，环形绕组61为采用单根导线以螺旋方式在同一平面绕制而成的平面结构的线圈，该绕制而成的线圈可以为一匝，如图6a所示；当然也可以为多匝。绕组61也可以为采用多根导线以螺旋方式在同一平面绕制而成的平面结构的线圈，如图6b所示。当然，绕组61也可以为采用单根导线以螺旋方式绕制而成的立体结构(三维结构)的线圈；或者为采用多根导线以螺旋方式绕制而成的立体结构的线圈。在本实施例中，在线圈内还可以设置铁芯(图中未示出)，铁芯可以采用钕铁硼、钐钴、铝镍钴或铁氧体制作。铁芯的形状可以采用如上述实施例所述永磁本体的形状，在此不再赘述。铁芯不仅可以优化绕组61的磁力线的分布，建立一个稳定的磁真空区域，提高芯片式磁传感器的抗干扰能力；而且用于支撑芯片12，有利于芯片式磁传感器的装配。使用时，芯片12可以设置于铁芯的凹部或通孔，或者设置在两个凸部之间，而且芯片12的感应面低于铁芯的表面，以尽可能地屏蔽不垂直于芯片12的感应面的磁信号，从而提高芯片式传感器的抗干扰能力，进而提高芯片式传感器的可靠性。图7a为本发明实施例二提供的芯片式磁传感器的部分结构图。如图7a所示，抗干扰装置14包括磁场发生单元71和导磁单元72，磁场发生单元71用于产生磁场；导磁单元72叠置于磁场发生单元71的顶部。优选地，将导磁单元72设置在磁场发生单元71磁场较强的区域，但在实际应用中，只要将导磁单元72设置在磁场发生单元71产生的磁场范围内即可。磁真空区域形成于导磁单元72内。磁场发生单元71为铁氧体、坡莫合金或矽钢片制作的永磁体。导磁单元72包括导磁材料制作的导磁本体74，在导磁本体74两相对端设有凸部73，凸部73使得导磁本体74的磁力线分布发生变化，即，导磁本体74产生的磁力线穿过凸部73区域，使得两个凸部73之间形成磁真空，磁真空区域的磁场相对于周围的磁场较弱，甚至接近于零。因此，磁真空区域也被认为是零磁区域。使用时，芯片12和线路板13设置在两个凸部73之间，且芯片12的感应面朝向被测物体。优选地，使芯片12的感应面低于凸部73的顶端，这样可以尽可能地屏蔽不垂直于芯片12感应面的磁信号，从而可以提高芯片式传感器的抗干扰能力，进而提高芯片式传感器的可靠性。在本实施例中，导磁本体74的两相对端各构造有一个凸部73，然而本发明并不局限于此。在导磁本体74上可以构造有多个凸部73，多个凸部73沿导磁本体74的周向分布且自导磁本体朝向被测物体侧延伸，磁真空区域形成于凸部73之间。使用时，凸部73的一端朝向 被测物体设置，芯片12和线路板13设于凸部73之间。图7b为本发明实施例三提供的芯片式磁传感器的的部分结构图。如图7b所示，抗干扰装置包括磁场发生单元71和导磁单元72，其中，磁场发生单元71为采用铁氧体、坡莫合金或矽钢片制作的永磁体。导磁单元72包括导磁材料制作的导磁本体74，在导磁本体74的表面构造有凹部75，即，凸部在导磁本体74的周向连续分布，磁真空区域形成于凹部75。使用时，导磁本体74置于磁场发生单元71的顶部，而且凹部75朝向被测物体。芯片12置于凹部75所在的平面上，优选芯片12的感应面低于导磁本体74的上表面，这样可以尽可能地屏蔽不垂直于芯片12的感应面的磁信号，从而提高芯片式传感器的抗干扰能力，进而提高芯片式传感器的可靠性。图7c为本发明实施例四提供的芯片式磁传感器的部分结构图。如图7c所示，导磁单元72包括导磁材料制作的导磁本体74，在导磁本体74内设有导磁本体通孔76，磁真空区域形成于导磁本体通孔76内。使用时，导磁本体通孔76的一端与被测物体相对，芯片12置于导磁本体通孔76内，优选地，芯片12的感应面低于导磁本体74的上表面，这样可以尽可能地屏蔽不垂直于芯片12的感应面的磁信号，从而提高芯片式传感器的抗干扰能力，进而提高芯片式传感器的可靠性。图7d为本发明实施例五提供的芯片式磁传感器的部分结构图。如图7d所示，芯片式磁传感器包括磁场发生单元71和导磁单元72，其中，磁场发生单元71为采用铁氧体、坡莫合金或矽钢片制作的永磁体；导磁单元72包括导磁材料制作的导磁本体74，在导磁本体74两相对端设有凸部73。本实施例与图7a所示的实施例的区别在于：磁场发生单元71的外周缘尺寸与导磁单元72的外周缘尺寸相等，以使磁场发生单元71的磁场主要集中在导磁单元72的正下方，可减少导磁单元72周边的磁场强度。当然，磁场发生单元71的外周缘尺寸小于导磁单元72的外周缘尺寸同样可以减少导磁单元72周边的磁场强度。这样磁场发生单元71的磁力线被导磁单元72尽可能地约束在凸部73对应的位置，进而可以减少磁场发生单元71对芯片12灵敏度的影响。因此，在实际应用中，优选地，磁场发生单元71的外周缘尺寸小于或等 于导磁单元72的外周缘尺寸的芯片式磁传感器。在上述实施例中，芯片12和线路板13均设置在导磁单元72的凹部区域。在另一实施例中，仅将芯片12设置于导磁单元72的凹部区域。具体地，图8a为本发明实施例六提供的芯片式磁传感器的部分结构的立体图，图8b为图8a所示芯片式磁传感器的俯视图，图8c为图8b中沿A-A线的截面图。如图8a、图8b、图8c所示，芯片式磁传感器包括芯片12、线路板13和抗干扰装置14，抗干扰装置14包括磁场发生单元71和导磁单元72，其中，磁场发生单元71为采用铁氧体、坡莫合金或矽钢片制作的永磁体；导磁单元72包括导磁材料制作的导磁本体74，在导磁本体74两相对端设有凸部73。芯片12设置于线路板13的表面。在线路板13上设有与凸部73尺寸相配合的线路板通孔415，线路板通孔415位于芯片12的两侧，线路板通孔415之间的距离与凸部73之间的距离匹配。凸部73自线路板13的下方插入线路板通孔415，并使凸部73的顶端与线路板13的上表面齐平，从而将芯片12置于两个凸部73之间。该芯片式磁传感器的结构简单，可以简化芯片式磁传感器的加工工艺，而且，可以减小抗干扰装置14的体积，从而降低芯片式磁传感器的制造成本。不难理解，本实施例的抗干扰装置14也可以直接采用永磁材料加工成导磁单元72的形状，同样能够实现本发明的目的。也就是说，在实际应用中，抗干扰装置14可以采用将磁场发生单元71和导磁单元72叠置在一起的结构，如图7a、图7b、图7c、图7d、图8a、图8b和图8c所示；也可以直接采用永磁材料加工成图3、图5a、图5b、图5c、图5d、图5e或图5c形状。但是，优选采用前者，即利用导磁单元72约束磁力线的分布，使磁场发生单元71的磁场垂直于被测物体的检测面，从而可以更有效地减少外界其它磁场进入磁真空区域。图9为本发明实施例七提供的芯片式磁传感器的截面图。如图9所示，芯片式磁传感器包括壳体11、芯片12、线路板13和抗干扰装置14，芯片12、线路板13和抗干扰装置14置于壳体11内。抗干扰装置14包括磁场发生单元71和导磁单元72。其中，磁场 发生单元包括绕组711和电源(图中未示出)，电源为绕组711提供电能，以使绕组711产生感生磁场。根据安培法则，通电导线周围存在环形磁场，该环形磁场沿环形绕组711分布并呈近似涡流状，在环形绕组711的中心轴线区域将形成磁真空区域。导磁单元72为U形结构，即导磁单元72包括导磁本体721和凸部722，两个凸部722相对地设置在导磁本体721的两端。绕组711缠绕在导磁单元72的凸部722，而且，在每个凸部722上缠绕一个绕组711。本实施例中，在导磁本体721上还可以构造有三个或更多个凸部722，多个凸部722均匀地分布在导磁本体721的边缘。在每个凸部722设置一个绕组711，也可以在其中两个以上位置对称的凸部722设置绕组711。另外，导磁单元72还可以采用图7a、图7b、图7c所示的结构，磁场发生单元71设置在导磁单元72的凹部内，或者将导磁单元72设置在绕组711的端部。绕组711的端部是指绕组711轴向方向的端部。在本实施例中，在导磁单元72的凹部内还可以充入含有磁微粒的气体，含有磁微粒的气体在凹部流动形成磁涡流，磁涡流可以优化磁力线的分布，从而提高芯片式磁传感器的抗干扰能力。图10为本发明实施例八提供的芯片式磁传感器的分解图。如图10所示，芯片式磁传感器包括壳体11、芯片12、线路板13、抗干扰装置14和焊针15，芯片12、线路板13和抗干扰装置14设置于壳体11内，焊针15通过线路板13与芯片12电连接。芯片12、线路板13、抗干扰装置14和焊针15的结构与上文描述相同，不同之处在于壳体11的结构和材料。在本实施例中，壳体11采用坡莫合金、铁氧体或硒钢片制作，或者，采用铜、铝等其它金属材料或非金属材料制作，并在其外表面增加镍铁或坡莫合金的镀层。在壳体11上还设有导磁孔111，将芯片12置于壳体11内时，芯片12的感应面与导磁孔111相对，包括防伪标识在内的外界磁场穿过导磁孔111后被芯片12感应。在本实施例中，壳体11可以采用非屏蔽材料制作，如铜、铁或塑料，也可以采用屏蔽材料制作，如坡莫合金、铁氧体或硒钢片。屏蔽 材料制作的壳体具有良好的屏蔽性能，但是，在实际使用过程中，其对防伪标识的磁场也有不利影响。为此，若采用非屏蔽材料制作制作壳体11时，在壳体11上可以不设导磁孔；若采用屏蔽材料制作壳体11，则须在壳体11上设置导磁孔111。图11a为本发明实施例九提供的芯片式磁传感器的立体图，图11b为本发明实施例九提供的芯片式磁传感器的分解图。如图11a和11b所示，芯片式磁传感器包括壳体11、芯片12、线路板13、抗干扰装置14和处理单元(图中未示出)，芯片12、抗干扰装置14和处理单元由线路板13支撑，在线路板13上设有线路板焊盘414，线路板焊盘414与焊针15相连，用于使线路板13和芯片12电连接。芯片12用于获取被测物体的磁变化，抗干扰装置14用于提高芯片12的抗干扰能力和信噪比，从而提高芯片12的测量灵敏度。在壳体11上设有一个引入面461，一个接触感应面462和一个尾随面463，接触感应面462上还设有一个导磁孔111，芯片12与导磁孔111的位置相对。在壳体11上还设有用于接地的接地端18。抗干扰装置14为环形结构件，在环形结构件的内侧可以形成磁真空区域，芯片12设置在环形结构件的内侧，而且，芯片12的感应面低于环形结构件的上表面。图12为本发明实施例二至实施例五提供的芯片式磁传感器的检测方式图。如图12所示，使用时，被测物体50从芯片式磁传感器的壳体表面滑过，导磁单元72优化了磁场发生单元71的磁力线的分布，并将磁力线约束在导磁单元72的两个凸部，使磁力线垂直或近似垂直于导磁单元72的凸部，受凸部磁力线的影响，只有垂直于芯片12的磁力线能够进入磁真空区域，即只有与导磁单元72的凹部相对的磁标识51的磁场能够进入凹部，而其它方向的磁力线被位于凸部的磁场屏蔽。因此，只有垂直于芯片12的防伪标识51能够被芯片12感应。芯片12感应被测物体内的防伪标识51而获得差分信号，差分信号通过线路板13传输至处理单元，处理单元根据差分信号辨别是否存在防伪标识51及防伪标识51的磁场强度和/或防伪标识51的尺寸。本实施例芯片式磁传感器，其上设置有磁真空区域的抗干扰装置， 芯片置于抗干扰装置的磁真空区域，而且，所述芯片的感应面朝向所述防伪标识，只有垂直或接近垂直于芯片感应面的磁力线能够进入磁真空区域而被芯片感应，其它方向的磁力线被挡在磁真空区域的外部，从而在不损失灵敏度的情况下，可以有效地抑制、甚至消除周围环境中电信号或磁信号等噪声干扰，进而可以提高磁传感器的信噪比和灵敏度。另外，采用芯片作为磁敏感部件，其体积小、易于集成，而且灵敏度高，从而可以减小磁传感器的体积，使得磁传感器更易于集成，以及提高磁传感器的灵敏度。可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。