用于高精度超声波流量表的流量检测方法及系统的制作方法
【专利摘要】本发明属于超声波流量表设计【技术领域】，特别涉及一种用于高精度超声波流量表的流量检测方法及系统，该方法包括如下步骤：产生激励信号；第一换能器发射超声波信号；第二换能器接收到超声波后输出回波信号；回波信号处理模块对回波信号进行分割、放大处理；分割放大后的脉冲信号输出至主控模块的计数电路中进行计数。该系统包括主控模块，第一、二换能器，回波信号处理模块，分别执行上述步骤。这里不再比较超声波顺流、逆流过程中的整个传播时间，而是将顺流、逆流均去除整数个计数电路的振荡周期后再进行比较，其测量精度为计数电路的晶体振荡周期除以放大倍数，较原有的测量精度得到大幅度提高。
【专利说明】用于高精度超声波流量表的流量检测方法及系统
【技术领域】
[0001]本发明属于超声波流量表设计【技术领域】，特别涉及一种用于高精度超声波流量表的流量检测方法及系统。
【背景技术】
[0002]超声波流量表是利用超声波时差原理，来实现对液体或气体流量进行计量的装置，与传统的机械式计量表相比，超声波流量计量表具有始动流量低、高计量准确度高、压损小等优势，正是由于这些优良特性，超声波流量计量表广泛应用于石油、化工、冶金、电力、给排水等领域。
[0003]超声波流量表的测量原理为:上游端换能器发出超声波信号，经过时间tl后被下游端换能器接收；下游端换能器发出超声波信号，经过时间t2后被上游端换能器接收，由于超声波在顺流和逆流中的速度不同，通过比较时间tl、t2的差值，就能换算出流体的速度，再根据流体流过截面的大小，就能得知流量。现有技术中，超声波流量表中都设置有一个计数电路，从上游端换能器发出超声波时开始计时，到下游端换能器接收到超声波信号后计时完毕，如图1所示，得到时间tl = nXT，式中η为超声波发射到接收过程中，计数电路的晶体振荡次数，T为计数电路的晶体振荡周期；同理可得到t2 = mXT,时间差值At =t2-tl= (m- n) XT。这种计时方式存在诸多不足:1、其计量精度依赖于计数电路的晶体振荡频率V，其中V =1/T;2、由于换能器接收到回波信号的起始点存在干扰，不容易确定，导致时间测量不够准确。特别是流量较小即tl、t2差值较小的时候，时间的测量精度非常差，流量表的测量结果非常的不准确。
【发明内容】
[0004]本发明的首要目的在于提供一种用于高精度超声波流量表的流量检测方法，能够极大提高超声波流量表的测量精度。
[0005]为实现以上目的，本发明采用的技术方案为:一种用于高精度超声波流量表的流量检测方法，包括如下步骤:(A)主控模块产生激励信号并输出至第一换能器；(B)第一换能器接收到激励信号后发射超声波信号；(C)第二换能器接收到超声波后输出回波信号至回波信号处理模块；(D)回波信号处理模块对接收到的回波信号进行分割、放大处理；所述的分割即:自主控模块产生激励信号时开始或第一换能器发射超声波时开始，经过整数个主控模块的时钟周期后的点为起点，该起点后回波信号任意的上升沿或下降沿或峰值点为终点，输出该起点和终点所对应的脉冲信号；所述的放大即:将分割得到的脉冲信号宽度进行放大；(E)计时电路对分割放大后的脉冲信号进行计时并将结果输出至主控模块；(F)主控模块根据超声波顺流、逆流输出的计时差值计算流量。
[0006]与现有技术相比，本发明存在以下技术效果:这里不再比较超声波顺流、逆流过程中的整个传播时间，而是将顺流、逆流均去除整数个主控模块的时钟周期，将去除后的时间放大然后进行比较，其测量精度较原有的测量精度得到大幅度提高。
[0007]本发明的另一个目的在于提供一种用于高精度超声波流量表的流量检测系统，能够实现前述的高精度测量方法。
[0008]为实现以上目的，本发明采用的技术方案为:一种执行前述用于高精度超声波流量表的流量检测方法的系统，包括主控模块，主控模块输出激励信号至第一换能器，第二换能器接收到第一换能器发射的超声波信号后输出回波信号至回波信号处理模块，回波信号处理模块对回波信号进行分割、放大处理并计时，计时电路将计时值输出至主控模块，主控模块根据计时电路输出的计时结果计算流量值。
[0009]与现有技术相比，本发明存在以下技术效果:这里不再比较超声波顺流、逆流过程中的整个传播时间，而是将顺流、逆流均去除整数个计数电路的振荡周期，将去除后的时间放大然后进行比较，其测量精度较原有的测量精度得到大幅度提高。
【专利附图】
【附图说明】
[0010]图1是现有技术中顺逆流时间差值的测量原理图；
[0011]图2是本发明的原理框图；
[0012]图3是本发明的测量原理图；
[0013]图4是本发明的计时脉宽分割电路的电路图；
[0014]图5是本发明的计时脉宽放大电路的电路图；
[0015]图6是图4的时序图；
[0016]图7是图5的时序图；
[0017]图8是本发明优选实施例的原理框图。
【具体实施方式】
[0018]下面结合图2至图8，对本发明做进一步详细叙述。
[0019]参阅图3，一种用于高精度超声波流量表的流量检测方法，包括如下步骤:(A)主控模块10产生激励信号并输出至第一换能器；(B)第一换能器接收到激励信号后发射超声波信号；(C)第二换能器接收到超声波后输出回波信号至回波信号处理模块60; (D)回波信号处理模块60对接收到的回波信号进行分割、放大处理；如图3所示，所述的分割即:自主控模块10产生激励信号时开始或第一换能器发射超声波时开始，经过整数个主控模块10的时钟周期后的点为起点，该起点后回波信号任意的上升沿或下降沿或峰值点为终点，输出该起点和终点所对应的脉冲信号；所述的放大即:将分割得到的脉冲信号宽度进行放大；(E)计时电路64对分割放大后的脉冲信号进行计时并将结果输出至主控模块10 ； (F)主控模块10根据超声波顺流、逆流输出的计时差值计算流量。
[0020]使用超声波进行流量的测量时，由于只要知道超声波在流体中的顺流、逆流时间的差值，再根据超声波的的速度可以获得流体的流速，进而可以根据管道截面得到流体的流量，这些步骤中，测量超声波的顺流、逆流时间差值是关键。现有技术中都是先获取超声波的顺流时间、逆流时间，然后将两者相减，本案提出了一种新的计算方法:即先对顺流、逆流时间进行分割处理，顺流、逆流时间都减去一个固定值，即步骤D中的整数个主控模块10的时钟周期，然后对剩下的时间放大后进行差值处理，大幅度提高差值计算的精度。
[0021]鉴于接收时有能量损耗，实际的回波信号不是很规则，其起点并不是理想的状态，因此，本申请中在进行分割处理时，其述及到的“该起点后回波信号任意的上升沿或下降沿或峰值点为终点”就可以取中间位置处，中间位置处的回波信号较为规则，其误差很小。
[0022]需要注意的是:这里的“任意”不是每次都随便选取，而是开始的时候任意定义一个，之后的每次测量都按照刚才定义的点为终点。由于可以任意选择，在图3中我们选择的终点是回波信号第二个下降沿，做此选择之后，每次分割的终点都是回波信号的第二个下降沿。
[0023]直接对超声波的顺流或逆流时间进行放大，不仅增加了测量时间，很有可能超出电路的测量范围。这里，只对分割后的信号进行放大，可以避免这些问题，放大倍数越大，其最后测量得到的精度越高。采用本方法进行测量时，其实际的等效时间测量分辨率为计时电路64的时钟周期除以放大处理的倍数，如本实施例中，计时电路64的时钟周期为I/(32MHz)，采用现有技术进行测量时，其精度就是该频率对应的周期数31.25纳秒；假设本案中的放大倍数为1000，那么本方法的精度为31.25皮秒，其完全能够满足超声波水表的高精度。
[0024]另外，本方法中，如果精度还不够的话，可以对放大后的信号进行再次分割、放大处理。再次分割时，可以自第一次放大后信号的上升沿起，经过整数个主控模块10的时钟周期后的点为起点，以第一次放大后的信号的下降沿为终点进行分割，分割后进行再次放大，这样，测量精度就能得到再次提高。鉴于一次分割、放大就能满足超声波流量表的高精度测量，这里对再次分割、放大就不再详细叙述。
[0025]作为本发明的优选方案，所述步骤C中第二换能器输出的回波信号的周期大于超声波的顺流、逆流时间差的最大值。这样设定后，方便不同次测量时，分割处理终点的选取。为了使得分割处理便于实现，这里优选地:所述步骤D中分割处理的起点位于回波信号的起点之后；回波信号为方波周期信号，分割处理的终点为所述起点后回波信号的第一个上升沿或第一个下降沿。如果前面述及的条件“第二换能器输出的回波信号的周期大于超声波的顺流、逆流时间差的最大值”不满足，在实施该优选方案时可能存在整数个第二换能器输出回波信号周期的误差。
[0026]参阅图2，具体来说，为了实现以上方法，该系统包括主控模块10，主控模块10输出激励信号至第一换能器，第二换能器接收到第一换能器发射的超声波信号后输出回波信号至回波信号处理模块60，回波信号处理模块60对回波信号进行分割、放大处理并计时，计时电路64将计时值输出至主控模块10，主控模块10根据计时电路64输出的计时结果计算流量值。
[0027]优选地，所述步骤C中第二换能器输出的回波信号的周期大于超声波的顺流、逆流时间差的最大值；所述步骤D中分割处理的起点位于回波信号的起点之后；回波信号为方波周期信号，分割处理的终点为所述起点后回波信号的第一个上升沿或第一个下降沿；所述的主控模块10包括微处理器11，回波信号处理模块60根据微处理器11发出的控制信号对接收到的回波信号进行分割处理，微处理器11发出的控制信号为方波脉冲信号，该控制信号的上升沿即分割处理的起点，控制信号的脉冲宽度大于回波信号一个周期的宽度。
[0028]优选地，所述的主控模块10包括激励信号输出电路12，微处理器11控制激励信号输出电路12产生/停止产生激励信号，激励信号为方波信号。所述的回波信号处理模块60包括计时脉宽分割电路62、计时脉宽放大电路63，计时脉宽分割电路62根据微处理器11发出的控制信号对回波信号进行所述的分割处理，计时脉宽放大电路63对分割后的信号进行所述的放大处理。计时脉宽分割电路62以及计时脉宽方法电路63的设计方式多样，下面提供较为优选的实施方式以供参考。
[0029]参阅图4，所述分割处理的终点为回波信号位于起点之后的第一个下降沿；计时脉宽分割电路62由多个MOS管构成；PM0S管Q37、Q51以及NMOS管Q103、QlOl的栅极与微处理器11的控制信号相连，PMOS管Q37、Q29、Q51的源极接VDD，NMOS管Q103、QlOl的源极接地，PMOS管Q37、Q29以及NMOS管Q102的漏极相连，PMOS管Q29的栅极与NMOS管Q102的栅极相连，NMOS管Q102的源极与NMOS管Q103的漏极相连，PMOS管Q51、Q50以及NMOS管QlOO的漏极相连，PMOS管Q50的源极接VDD，PM0S管Q50的栅极与NMOS管QlOO的栅极相连，NMOS管QlOO的源极与NMOS管QlOl的漏极相连；PM0S管Q32?Q36、Q38、Q54的源极接VDD，NMOS管Q93?Q99的源极接地，PMOS管Q32?Q36、Q38、Q54的栅极分别与NMOS管Q99?Q93的栅极相连，PMOS管Q32?Q36、Q38、Q54的漏极分别与NMOS管Q99?Q93的漏极相连，PMOS管Q25、Q27以及NMOS管Q86、Q87的栅极相连，PMOS管Q26、Q28以及NMOS管Q85、Q88的栅极相连，PMOS管Q25和NMOS管Q88的漏极相连，PMOS管Q25的源极、PMOS管Q26的漏极、NMOS管Q87的漏极、NMOS管Q88的源极相连，PMOS管Q26与NMOS管Q87的源极相连，PMOS管Q27和NMOS管Q85的漏极相连，PMOS管Q27的源极、PMOS管Q28的漏极、NMOS管Q86的漏极、NMOS管Q85的源极相连，PMOS管Q28与NMOS管Q86的源极相连；NM0S管Q102的栅极、PMOS管Q33的漏极以及PMOS管Q28的源极相连，PMOS管Q50的漏极与PMOS管Q34的栅极相连，PMOS管Q32的漏极、PMOS管Q35的栅极以及PMOS管Q26相连，NMOS管QlOO的栅极、PMOS管Q38的栅极以及PMOS管Q27的源极，PMOS管Q36的漏极、PMOS管Q54的栅极以及PMOS管Q27的栅极相连，PMOS管Q37的漏极与PMOS管Q25的漏极相连，PMOS管Q33的栅极与PMOS管Q25的源极相连，PMOS管Q54的漏极与PMOS管Q26的栅极相连，PMOS管Q34的漏极与PMOS管Q27的漏极相连；PM0S管Q69、Q81以及NMOS管Ql 14、Qlll的栅极与微处理器11输出的控制信号相连，PMOS管Q69、Q63、Q81的源极接VDD, NMOS管Ql 14、Qlll的源极接地，PMOS管Q69、Q63以及NMOS管Ql 13的漏极相连，PMOS管Q63的栅极与NMOS管Ql 13的栅极相连，NMOS管Ql 13的源极与NMOS管Ql 14的漏极相连，PMOS管Q81、Q80以及NMOS管Ql 12的漏极相连，PMOS管Q80的源极接VDD，PMOS管Q80的栅极与NMOS管Ql 12的栅极相连，NMOS管Ql 12的源极与NMOS管Qlll的漏极相连；PM0S管Q64?Q68、Q70、Q84的源极接VDD，NMOS管Q104?QllO的源极接地，PMOS管Q64?Q68、Q70、Q84的栅极分别与NMOS管QllO?Q104的栅极相连，PMOS管Q64?Q68、Q70、Q84的漏极分别与NMOS管QllO?Q104的漏极相连，PMOS管Q59、Q61以及NMOS管Q92、Q90的栅极相连，PMOS管Q60、Q62以及NMOS管Q91、Q89的栅极相连，PMOS管Q59和NMOS管Q89的漏极相连，PMOS管Q59的源极、PMOS管Q60的漏极、NMOS管Q90的漏极、NMOS管Q89的源极相连，PMOS管Q60与NMOS管Q90的源极相连，PMOS管Q61和NMOS管Q91的漏极相连，PMOS管Q61的源极、PMOS管Q62的漏极、NMOS管Q92的漏极、NMOS管Q91的源极相连，PMOS管Q62与NMOS管Q92的源极相连；NM0S管Ql 13的栅极、PMOS管Q65的漏极以及PMOS管Q62的源极相连，PMOS管Q80的漏极与PMOS管Q66的栅极相连，PMOS管Q64的漏极、PMOS管Q67的栅极以及PMOS管Q60相连，NMOS管Ql 12的栅极、PMOS管Q70的栅极以及PMOS管Q61的源极，PMOS管Q68的漏极、PMOS管Q84的栅极以及PMOS管Q61的栅极相连，PMOS管Q69的漏极与PMOS管Q59的漏极相连，PMOS管Q65的栅极与PMOS管Q59的源极相连，PMOS管Q84的漏极与PMOS管Q60的栅极相连，PMOS管Q66的漏极与PMOS管Q61的漏极相连；PM0S管Q22和NMOS管Q24的栅极与第二换能器输出的回波信号相连，PMOS管Q22的源极接VDD，NM0S管Q24的源极接地，PMOS管Q22的漏极与NMOS管Q24的漏极相连；PM0S管Q11、Q9、Q5的源极接VDD，PM0S管Qll的栅极、NMOS管Q12的栅极以及PMOS管Q38的漏极相连，PMOS管Q9的栅极、NMOS管QlO的栅极均与信号K相连，PMOS管Qll的漏极、PMOS管Q9的漏极、NMOS管Q12的漏极、PMOS管Q5的栅极以及NMOS管Q6的栅极相连，NMOS管Q12的源极与NMOS管QlO的漏极相连，NMOS管QlO、Q6的源极接地，PMOS管Q5的漏极与NMOS管Q6的漏极相连并引出一条支路作为本电路的输出端输出信号L。图6是该电路的时序图，其中方波信号J即回波信号，控制信号K为微处理器11输出的信号，两者经过逻辑运算后，输出的脉冲信号L即分割处理后的信号。
[0030]参阅图5，所述的计时脉宽放大电路63包括多个MOS管以及电阻、电容构成，NMOS管Q81的栅极作为计时脉宽放大电路63的输入端与计时脉宽分割电路62相连，NMOS管Q81的源极接地，NMOS管Q81的漏极通过电阻R2、Rl接电源VCC，电源VCC通过电容C5接地；电容C6的一端连接在电阻R1、R2之间，其另一端连接在电容C1、C2之间；电阻R6和电容C8并联后的一端连接在电阻Rl、R2之间，其另一端连接在电容C3、C4之间；电阻R3和电容C7并联后的一端通过电阻R4接电源VCC，其另一端接地；PM0S管Q79的栅极通过电阻R4接电源VCC，PMOS管Q80的栅极通过电阻R5接地；PM0S管Ql的源极接电源VCC，PMOS管Ql的栅极和漏极、PMOS管Q2的栅极以及NMOS管Q14的漏极相连，PMOS管Q2的源极与PMOS管Q5的漏极相连，PMOS管Q2的漏极、NMOS管Q16的漏极和栅极以及NMOS管Q19的栅极相连；PM0S管Q3?Q7、Q10、Qll、Q37以及Q38的源极接电源VCC，PMOS管Q3的栅极和漏极、PMOS管Q4的栅极以及NMOS管Q18的漏极和栅极相连，PMOS管Q4?Q7的漏极以及PMOS管Q24、Q25的源极相连，PMOS管Q5、Q6、Q37的栅极相连，PMOS管Q7的栅极接电源VCC，PMOS管Q8?Qll的栅极、PMOS管Q8的漏极、PMOS管Q12的源极以及NMOS管Q27的漏极相连，PMOS管QlO的漏极、PMOS管Q8的源极以及NMOS管Q22的漏极相连，PMOS管Qll的漏极、PMOS管Q9的源极、NMOS管Q23的漏极相连并通过电容Cl与PMOS管Q40的漏极、NMOS管Q36的漏极以及PMOS管Q80的栅极相连，PMOS管Q9的漏极、NMOS管Q28的漏极、PMOS管Q26的源极以及PMOS管Q40的栅极相连，PMOS管Q37的漏极、NMOS管Q27的栅极、NMOS管Q28的栅极以及NMOS管Q34的漏极和栅极相连，PMOS管Q38的栅极和漏极以及PMOS管Q39的源极相连，PMOS管Q39的栅极和漏极、PMOS管Q12的栅极、PMOS管Q26的栅极以及NMOS管Q35的漏极相连，PMOS管Q40的源极接电源VCC，NM0S管Q13的漏极和栅极、NMOS管Q14的栅极接电源VCC，NMOS管Q13、Q14的源极与NMOS管Q15的漏极相连，NMOS 管 Q15、Q19、Q20、Q35 的栅极相连，NMOS 管 Q15 ?Q17、Q19 ?Q21、Q30、Q32、Q33、Q35、Q36的源极均接地，NMOS管Q18的源极、NMOS管Q22和Q23的源极、NMOS管Q17的漏极以及NMOS管Q19?Q21的漏极相连，PMOS管Q24的栅极与NMOS管Q22的栅极相连，PMOS管Q24的漏极与NMOS管Q29、Q30的源极相连，NMOS管Q23的栅极、NMOS管Q25的栅极以及PMOS管Q79的栅极相连，PMOS管Q25的漏极与NMOS管Q31、Q32的源极相连并通过电容C2与NMOS管Q36的漏极相连，PMOS管Q12的漏极、NMOS管Q27的源极、NMOS管Q29的漏极和栅极以及NMOS管Q30?Q32的栅极相连，NMOS管Q28的源极、PMOS管Q26的漏极、NMOS管Q31的漏极以及NMOS管Q36的栅极相连，NMOS管Q34的源极与NMOS管Q33的漏极和栅极相连；PM0S 管 Q58 ?Q62、Q65、Q66、Q54、Q55、Q41、Q57 的源极与 NMOS 管 Q68 的漏极相连，PMOS管Q41的栅极和漏极、PMOS管Q42的栅极以及NMOS管Q69的漏极相连，PMOS管Q42的源极与PMOS管Q60的漏极相连，PMOS管Q42的漏极、NMOS管Q71的漏极和栅极以及NMOS管Q74的栅极相连；PM0S管Q58的栅极和漏极、PMOS管Q59的栅极以及NMOS管Q73的漏极和栅极相连，PMOS管Q59?Q62的漏极以及PMOS管Q79、Q80的源极相连，PMOS管Q60、Q61、Q54的栅极相连，PMOS管Q62的栅极和源极相连，PMOS管Q63?Q66的栅极、PMOS管Q63的漏极、PMOS管Q67的源极以及NMOS管Q44的漏极相连，PMOS管Q65的漏极、PMOS管Q63的源极以及NMOS管Q77的漏极相连，PMOS管Q66的漏极、PMOS管Q64的源极、NMOS管Q78的漏极相连并通过电容C3与PMOS管Q57的漏极、NMOS管Q53的漏极相连，PMOS管Q64的漏极、NMOS管Q45的漏极、PMOS管Q43的源极以及PMOS管Q57的栅极相连，PMOS管Q54的漏极、NMOS管Q44的栅极、NMOS管Q45的栅极以及NMOS管Q51的漏极和栅极相连，PMOS管Q55的栅极和漏极以及PMOS管Q56的源极相连，PMOS管Q56的栅极和漏极、PMOS管Q67的栅极、PMOS管Q43的栅极以及NMOS管Q52的漏极相连，NMOS管Q68的漏极和栅极、NMOS管Q69的栅极相连，NMOS管Q68、Q69的源极与NMOS管Q70的漏极相连，NMOS管Q70、Q74、Q75、Q52 的栅极相连，NMOS 管 Q70 ?Q72、Q74 ?Q76、Q47、Q49、Q50、Q52、Q53 的源极相连，NMOS管Q73的源极、NMOS管Q77和Q78的源极、NMOS管Q72的漏极以及NMOS管Q74?Q76的漏极相连，PMOS管Q79的栅极与NMOS管Q77的栅极相连，PMOS管Q79的漏极与NMOS管Q46、Q47的源极相连，NMOS管Q78的栅极、NMOS管Q80的栅极相连，PMOS管Q80的漏极与NMOS管Q48、Q49的源极相连并通过电容C4与NMOS管Q53的漏极相连，PMOS管Q67的漏极、NMOS管Q44的源极、NMOS管Q46的漏极和栅极以及NMOS管Q47?Q49的栅极相连，NMOS管Q45的源极、PMOS管Q43的漏极、NMOS管Q48的漏极以及NMOS管Q53的栅极相连，NMOS管Q51的源极与NMOS管Q50的漏极和栅极相连；PM0S管Q57的漏极引出一条支路作为计时脉宽放大电路63的输出端与计时电路64相连。图7就是本电路图的时序图，其将较窄宽度的脉冲信号L进行宽度放大,输出脉冲信号M。
[0031]以上测量方法或装置仅获得一个计数值，在实际应用中，测量顺流时间的时候，第一、二换能器分别为上游端换能器51、下游端换能器52 ;测量逆流时间的时候，第一、二换能器分别为下游端换能器52、上游端换能器51。
[0032]图8为本发明的具体应用电路的原理框图:
[0033]流量检测系统包括主控模块10，主控模块10由微处理器11、激励信号输出电路12构成，微处理器11控制激励信号输出电路12产生/停止产生激励信号，激励信号输出至激励信号处理模块20。
[0034]激励信号处理模块20包括依次连接的激励信号数量控制电路21、激励信号调理电路22，激励信号数量控制电路21根据微处理器11输出的控制信号将激励信号输出电路12输出的连续的方波信号转换成具有8个周期数的方波信号，激励信号调理电路22将激励信号数量控制电路21输出的方波信号调理为正弦波信号。
[0035]正弦波信号经过信号放大电路30放大后通过信号通道控制电路40输出至上游换能器51/下游换能器52，上游换能器51/下游换能器52发射超声波；下游换能器51/上游换能器52接收到相应的超声波信号后输出回波信号，回波信号经过信号通道控制电路40输出至信号放大电路30，信号放大电路30将回波信号放大后输出至回波信号处理模块60。
[0036]回波信号处理模块60包括回波信号调理电路61、计时脉宽分割电路62、计时脉宽放大电路63以及计时电路64，回波信号调理电路61将信号放大电路30输出的正弦波信号调理成方波信号并输出至计时脉宽分割电路62，计时脉宽分割电路62、计时脉宽放大电路63对接收到的方波信号进行分割、放大处理后输出至计时电路64。计时电路64将计数值输出至微处理器11，微处理器11根据顺流和逆流计数值的差值以及管道截面、流体温度等计算得出流量值。
[0037]流量检测系统其他模块或电路在本公司同日申请的其他专利中有详细介绍，这里就不再赘述。
【权利要求】
1.一种用于高精度超声波流量表的流量检测方法，包括如下步骤: (A)主控模块(10)产生激励信号并输出至第一换能器； (B)第一换能器接收到激励信号后发射超声波信号； (C)第二换能器接收到超声波后输出回波信号至回波信号处理模块(60)； (D)回波信号处理模块￠0)对接收到的回波信号进行分割、放大处理；所述的分割即:自主控模块(10)产生激励信号时开始或第一换能器发射超声波时开始，经过整数个主控模块(10)的时钟周期后的点为起点，该起点后回波信号任意的上升沿或下降沿或峰值点为终点，输出该起点和终点所对应的脉冲信号；所述的放大即:将分割得到的脉冲信号宽度进行放大； (E)计时电路(64)对分割放大后的脉冲信号进行计时并将结果输出至主控模块(10)； (F)主控模块(10)根据超声波顺流、逆流输出的计时差值计算流量。
2.如权利要求1所述的用于高精度超声波流量表的流量检测方法，其特征在于:所述步骤C中第二换能器输出的回波信号的周期大于超声波的顺流、逆流时间差的最大值。
3.如权利要求2所述的用于高精度超声波流量表的流量检测方法，其特征在于:所述步骤D中分割处理的起点位于回波信号的起点之后；回波信号为方波周期信号，分割处理的终点为所述起点后回波信号的第一个上升沿或第一个下降沿。
4.一种执行权利要求1所述的用于高精度超声波流量表的流量检测方法的系统，其特征在于:包括主控模块(10)，主控模块(10)输出激励信号至第一换能器，第二换能器接收到第一换能器发射的超声波信号后输出回波信号至回波信号处理模块￠0)，回波信号处理模块￠0)对回波信号进行分割、放大处理并计时，计时电路￠4)将计时值输出至主控模块(10)，主控模块(10)根据计时电路(64)输出的计时结果计算流量值。
5.如权利要求4所述的用于高精度超声波流量表的流量检测系统，其特征在于:所述步骤C中第二换能器输出的回波信号的周期大于超声波的顺流、逆流时间差的最大值；所述步骤D中分割处理的起点位于回波信号的起点之后；回波信号为方波周期信号，分割处理的终点为所述起点后回波信号的第一个上升沿或第一个下降沿；所述的主控模块(10)包括微处理器(11)，回波信号处理模块￠0)根据微处理器(11)发出的控制信号对接收到的回波信号进行分割处理，微处理器(11)发出的控制信号为方波脉冲信号，该控制信号的上升沿即分割处理的起点，控制信号的脉冲宽度大于回波信号一个周期的宽度。
6.如权利要求5所述的用于高精度超声波流量表的流量检测系统，其特征在于:所述的主控模块(10)包括激励信号输出电路(12)，微处理器(11)控制激励信号输出电路(12)产生/停止产生激励信号，激励信号为方波信号。
7.如权利要求6所述的用于高精度超声波流量表的流量检测系统，其特征在于:所述的回波信号处理模块出0)包括计时脉宽分割电路(62)、计时脉宽放大电路(63)，计时脉宽分割电路￠2)根据微处理器(11)发出的控制信号对回波信号进行所述的分割处理，计时脉宽放大电路￠3)对分割后的信号进行所述的放大处理。
8.如权利要求7所述的用于高精度超声波流量表的流量检测系统，其特征在于:所述分割处理的终点为回波信号位于起点之后的第一个下降沿；计时脉宽分割电路(62)由多个MOS管构成；PM0S管Q37、Q51以及NMOS管Q103、Q101的栅极与微处理器(11)的控制信号相连，PMOS管Q37、Q29、Q51的源极接VDD，NMOS管Q103、QlOl的源极接地，PMOS管Q37、Q29以及NMOS管Q102的漏极相连，PMOS管Q29的栅极与NMOS管Q102的栅极相连，NMOS管Q102的源极与NMOS管Q103的漏极相连，PMOS管Q51、Q50以及NMOS管QlOO的漏极相连，PMOS管Q50的源极接VDD，PM0S管Q50的栅极与NMOS管QlOO的栅极相连，NMOS管QlOO的源极与NMOS管QlOl的漏极相连；PM0S管Q32?Q36、Q38、Q54的源极接VDD，NM0S管Q93?Q99的源极接地，PMOS管Q32?Q36、Q38、Q54的栅极分别与NMOS管Q99?Q93的栅极相连，PMOS管Q32?Q36、Q38、Q54的漏极分别与NMOS管Q99?Q93的漏极相连，PMOS管Q25、Q27以及NMOS管Q86、Q87的栅极相连，PMOS管Q26、Q28以及NMOS管Q85、Q88的栅极相连，PMOS管Q25和NMOS管Q88的漏极相连，PMOS管Q25的源极、PMOS管Q26的漏极、NMOS管Q87的漏极、NMOS管Q88的源极相连，PMOS管Q26与NMOS管Q87的源极相连，PMOS管Q27和NMOS管Q85的漏极相连，PMOS管Q27的源极、PMOS管Q28的漏极、NMOS管Q86的漏极、NMOS管Q85的源极相连，PMOS管Q28与NMOS管Q86的源极相连；NM0S管Q102的栅极、PMOS管Q33的漏极以及PMOS管Q28的源极相连，PMOS管Q50的漏极与PMOS管Q34的栅极相连，PMOS管Q32的漏极、PMOS管Q35的栅极以及PMOS管Q26相连，NMOS管QlOO的栅极、PMOS管Q38的栅极以及PMOS管Q27的源极，PMOS管Q36的漏极、PMOS管Q54的栅极以及PMOS管Q27的栅极相连，PMOS管Q37的漏极与PMOS管Q25的漏极相连，PMOS管Q33的栅极与PMOS管Q25的源极相连，PMOS管Q54的漏极与PMOS管Q26的栅极相连，PMOS管Q34的漏极与PMOS管Q27的漏极相连；PM0S管Q69、Q81以及NMOS管Q114、Q111的栅极与微处理器(11)输出的控制信号相连，PMOS管Q69、Q63、Q81的源极接VDD，NMOS管Ql 14、Ql 11的源极接地，PMOS管Q69、Q63以及NMOS管Ql 13的漏极相连，PMOS管Q63的栅极与NMOS管Ql 13的栅极相连，NMOS管Ql 13的源极与NMOS管Ql 14的漏极相连，PMOS管Q81、Q80以及匪OS管Ql 12的漏极相连，PMOS管Q80的源极接VDD，PM0S管Q80的栅极与NMOS管Ql 12的栅极相连，NMOS管Ql 12的源极与NMOS管Qlll的漏极相连；PM0S管Q64?Q68、Q70、Q84的源极接VDD，NMOS管Q104?QllO的源极接地，PMOS管Q64?Q68、Q70、Q84的栅极分别与NMOS管QllO?Q104的栅极相连，PMOS管Q64?Q68、Q70、Q84的漏极分别与NMOS管QllO?Q104的漏极相连，PMOS管Q59、Q61以及NMOS管Q92、Q90的栅极相连，PMOS管Q60、Q62以及NMOS管Q91、Q89的栅极相连，PMOS管Q59和NMOS管Q89的漏极相连，PMOS管Q59的源极、PMOS管Q60的漏极、NMOS管Q90的漏极、NMOS管Q89的源极相连，PMOS管Q60与NMOS管Q90的源极相连，PMOS管Q61和NMOS管Q91的漏极相连，PMOS管Q61的源极、PMOS管Q62的漏极、NMOS管Q92的漏极、NMOS管Q91的源极相连，PMOS管Q62与NMOS管Q92的源极相连；NM0S管Ql 13的栅极、PMOS管Q65的漏极以及PMOS管Q62的源极相连，PMOS管Q80的漏极与PMOS管Q66的栅极相连，PMOS管Q64的漏极、PMOS管Q67的栅极以及PMOS管Q60相连，NMOS管Q112的栅极、PMOS管Q70的栅极以及PMOS管Q61的源极，PMOS管Q68的漏极、PMOS管Q84的栅极以及PMOS管Q61的栅极相连，PMOS管Q69的漏极与PMOS管Q59的漏极相连，PMOS管Q65的栅极与PMOS管Q59的源极相连，PMOS管Q84的漏极与PMOS管Q60的栅极相连，PMOS管Q66的漏极与PMOS管Q61的漏极相连；PM0S管Q22和NMOS管Q24的栅极与第二换能器输出的回波信号相连，PMOS管Q22的源极接VDD，NMOS管Q24的源极接地，PMOS管Q22的漏极与NMOS管Q24的漏极相连；PM0S管Qll、Q9、Q5的源极接VDD，PMOS管Qll的栅极、NMOS管Q12的栅极以及PMOS管Q38的漏极相连，PMOS管Q9的栅极、NMOS管QlO的栅极均与信号K相连，PMOS管Qll的漏极、PMOS管Q9的漏极、NMOS管Q12的漏极、PMOS管Q5的栅极以及NMOS管Q6的栅极相连，NMOS管Q12的源极与NMOS管QlO的漏极相连，NMOS管Q10、Q6的源极接地，PMOS管Q5的漏极与NMOS管Q6的漏极相连并引出一条支路作为本电路的输出端输出信号L。
9.如权利要求7所述的用于高精度超声波流量表的流量检测系统，其特征在于:所述的计时脉宽放大电路(63)包括多个MOS管以及电阻、电容构成，NMOS管Q81的栅极作为计时脉宽放大电路(63)的输入端与计时脉宽分割电路(62)相连，NMOS管Q81的源极接地，NMOS管Q81的漏极通过电阻R2、R1接电源VCC，电源VCC通过电容C5接地；电容C6的一端连接在电阻Rl、R2之间，其另一端连接在电容Cl、C2之间；电阻R6和电容C8并联后的一端连接在电阻Rl、R2之间，其另一端连接在电容C3、C4之间；电阻R3和电容C7并联后的一端通过电阻R4接电源VCC，其另一端接地；PM0S管Q79的栅极通过电阻R4接电源VCC，PMOS管Q80的栅极通过电阻R5接地；PM0S管Ql的源极接电源VCC，PM0S管Ql的栅极和漏极、PMOS管Q2的栅极以及NMOS管Q14的漏极相连，PMOS管Q2的源极与PMOS管Q5的漏极相连，PMOS管Q2的漏极、NMOS管Q16的漏极和栅极以及NMOS管Q19的栅极相连；PM0S管Q3?Q7、Q10、Ql1、Q37以及Q38的源极接电源VCC, PMOS管Q3的栅极和漏极、PMOS管Q4的栅极以及NMOS管Q18的漏极和栅极相连，PMOS管Q4?Q7的漏极以及PMOS管Q24、Q25的源极相连，PMOS管Q5、Q6、Q37的栅极相连，PMOS管Q7的栅极接电源VCC，PMOS管Q8?Qll的栅极、PMOS管Q8的漏极、PMOS管Q12的源极以及NMOS管Q27的漏极相连，PMOS管QlO的漏极、PMOS管Q8的源极以及NMOS管Q22的漏极相连，PMOS管Qll的漏极、PMOS管Q9的源极、NMOS管Q23的漏极相连并通过电容Cl与PMOS管Q40的漏极、NMOS管Q36的漏极以及PMOS管Q80的栅极相连，PMOS管Q9的漏极、NMOS管Q28的漏极、PMOS管Q26的源极以及PMOS管Q40的栅极相连，PMOS管Q37的漏极、NMOS管Q27的栅极、NMOS管Q28的栅极以及NMOS管Q34的漏极和栅极相连，PMOS管Q38的栅极和漏极以及PMOS管Q39的源极相连，PMOS管Q39的栅极和漏极、PMOS管Q12的栅极、PMOS管Q26的栅极以及NMOS管Q35的漏极相连，PMOS管Q40的源极接电源VCC，NMOS管Q13的漏极和栅极、NMOS管Q14的栅极接电源VCC, NMOS管Q13、Q14的源极与NMOS管Q15的漏极相连，NMOS管Q15、Q19、Q20、Q35的栅极相连，NMOS管Q15?Q17、Q19?Q21、Q30、Q32、Q33、Q35、Q36的源极均接地，NMOS管Q18的源极、NMOS管Q22和Q23的源极、NMOS管Q17的漏极以及NMOS管Q19?Q21的漏极相连，PMOS管Q24的栅极与NMOS管Q22的栅极相连，PMOS管Q24的漏极与NMOS管Q29、Q30的源极相连，NMOS管Q23的栅极、NMOS管Q25的栅极以及PMOS管Q79的栅极相连，PMOS管Q25的漏极与NMOS管Q31、Q32的源极相连并通过电容C2与NMOS管Q36的漏极相连，PMOS管Q12的漏极、NMOS管Q27的源极、NMOS管Q29的漏极和栅极以及NMOS管Q30?Q32的栅极相连，NMOS管Q28的源极、PMOS管Q26的漏极、NMOS管Q31的漏极以及NMOS管Q36的栅极相连，NMOS管Q34的源极与NMOS管Q33的漏极和栅极相连；PM0S管Q58?Q62、Q65、Q66、Q54、Q55、Q41、Q57的源极与NMOS管Q68的漏极相连，PMOS管Q41的栅极和漏极、PMOS管Q42的栅极以及NMOS管Q69的漏极相连，PMOS管Q42的源极与PMOS管Q60的漏极相连，PMOS管Q42的漏极、NMOS管Q71的漏极和栅极以及NMOS管Q74的栅极相连；PM0S管Q58的栅极和漏极、PMOS管Q59的栅极以及NMOS管Q73的漏极和栅极相连，PMOS管Q59?Q62的漏极以及PMOS管Q79、Q80的源极相连，PMOS管Q60、Q61、Q54的栅极相连，PMOS管Q62的栅极和源极相连，PMOS管Q63?Q66的栅极、PMOS管Q63的漏极、PMOS管Q67的源极以及NMOS管Q44的漏极相连，PMOS管Q65的漏极、PMOS管Q63的源极以及NMOS管Q77的漏极相连，PMOS管Q66的漏极、PMOS管Q64的源极、NMOS管Q78的漏极相连并通过电容C3与PMOS管Q57的漏极、NMOS管Q53的漏极相连，PMOS管Q64的漏极、NMOS管Q45的漏极、PMOS管Q43的源极以及PMOS管Q57的栅极相连，PMOS管Q54的漏极、NMOS管Q44的栅极、NMOS管Q45的栅极以及NMOS管Q51的漏极和栅极相连，PMOS管Q55的栅极和漏极以及PMOS管Q56的源极相连，PMOS管Q56的栅极和漏极、PMOS管Q67的栅极、PMOS管Q43的栅极以及NMOS管Q52的漏极相连，NMOS管Q68的漏极和栅极、NMOS管Q69的栅极相连，NMOS管Q68、Q69的源极与NMOS管Q70的漏极相连，NMOS管Q70、Q74、Q75、Q52的栅极相连，NMOS管 Q70 ?Q72、Q74 ?Q76、Q47、Q49、Q50、Q52、Q53 的源极相连，NMOS 管 Q73 的源极、NMOS 管Q77和Q78的源极、NMOS管Q72的漏极以及NMOS管Q74?Q76的漏极相连，PMOS管Q79的栅极与NMOS管Q77的栅极相连，PMOS管Q79的漏极与NMOS管Q46、Q47的源极相连，NMOS管Q78的栅极、NMOS管Q80的栅极相连，PMOS管Q80的漏极与NMOS管Q48、Q49的源极相连并通过电容C4与NMOS管Q53的漏极相连，PMOS管Q67的漏极、NMOS管Q44的源极、NMOS管Q46的漏极和栅极以及NMOS管Q47?Q49的栅极相连，NMOS管Q45的源极、PMOS管Q43的漏极、NMOS管Q48的漏极以及NMOS管Q53的栅极相连，NMOS管Q51的源极与NMOS管Q50的漏极和栅极相连；PM0S管Q57的漏极引出一条支路作为计时脉宽放大电路￠3)的输出端与计时电路(64)相连。
10.如权利要求4-9任一项所述的用于高精度超声波流量表的流量检测系统，其特征在于:测量顺流时间的时候，第一、二换能器分别为上游端换能器(51)、下游端换能器(52);测量逆流时间的时候，第一、二换能器分别为下游端换能器(52)、上游端换能器(51)。
【文档编号】G01F1/66GK104316120SQ201410588246
【公开日】2015年1月28日 申请日期:2014年10月28日 优先权日:2014年10月28日
【发明者】姜跃炜 申请人:姜跃炜