一种时间数字转换器及其误差校准装置与方法与流程

本发明属于时间数字转换器技术领域，尤其涉及一种时间数字转换器及其误差校准装置与方法。

背景技术：

时间数字转换器(TDC，time to digital converter)技术本质上是要解决超短时间间隔的测量问题。其历史要追溯到高能物理的实验中，对于元素粒子的探询需要强大的实验装备，在分析实验数据时，时间测量占据了相当重要的一部分。目前，在医学影像仪表、激光测距仪、超声波流量计、超声波密度仪、超声波厚度仪、磁滞伸缩定位，以及传感器应用中物理量(如电容、电阻、重量、密度、压力等)转化成频率和相位差后的测量等方面，TDC都有很好的应用前景。

TDC技术是建立在R.Nutt在1968年提出的延迟线结构基础之上的，采用这种技术的计时器也通常被成为Nutt结构计时器。在早期，用同轴线来实现延迟线，但是为了实现高精度测量，需要数目众多的接头，因而电路庞大，使得这种技术在当时无法推广。随着半导体技术的发展，特别是大规模集成电路的发展，这种方法被移植到集成电路上后，才得到迅速的推广。

基于Nutt结构的TDC技术的突出优点是结构简单，以数字电路为核心，便于专用集成电路(Application Specific Integrated Circuit，ASIC)上的系统级芯片(System on Chip，SOC)集成。但是在实际电路中，由于版图的区别以及温度电压的不同，TDC会存在增益(Gain)误差和失调(Offset)误差。其中，Offset误差是由起始脉冲信号和停止脉冲信号的响应时间引起的，该误差容易导致测量时间值和真实时间值发生偏移，进而影响测量结果的精确度；Gain误差主要由延时单元和采样电路的温度和电压引起的，即在不同环境下延时单元延时变化，反映到测量时间和真实时间的比例不为1，进而使得测量时间值与真实时间值之间存在误差，影响测量结果的精确度。

综上所述，现有的TDC存在因Gain误差和Offset误差导致的测量精度低的问题。

技术实现要素：

本发明的目的在于提供一种时间数字转换器及其误差校准装置与方法，旨在解决现有的TDC存在因Gain误差和Offset误差导致的测量精度低的问题。

本发明是这样实现的，一种时间数字转换器的误差校准装置，用于对时间数字转换器的时间测量值进行误差校准，所述误差校准装置包括：

控制模块、存储模块、计算模块以及校准模块；

所述控制模块与所述时间数字转换器以及存储模块连接，所述存储模块与所述时间数字转换器及所述计算模块连接，所述计算模块与所述校准模块连接，所述校准模块与所述时间数字转换器连接；

所述控制模块接收外部的基准时钟信号，并在所述基准时钟信号的第一上升沿时输出起始脉冲信号至所述时间数字转换器，在所述基准时钟信号的第二上升沿时输出第一停止脉冲信号至所述时间数字转换器，以及在所述基准时钟信号的第三上升沿时输出第二停止信号至所述时间数字转换器；所述时间数字转换器根据所述起始脉冲信号与所述第一停止脉冲信号输出第一时间测量值至所述存储模块，并根据所述起始脉冲信号与所述第二停止脉冲信号输出第二时间测量值至所述存储模块；所述控制模块控制所述存储模块对所述第一时间测量值与所述第二时间测量值进行存储；所述计算模块根据所述第一时间测量值与所述第二时间测量值计算出所述时间数字转换器的增益误差与失调误差，并将所述增益误差与失调误差发送至所述校准模块；所述校准模块根据所述增益误差与所述失调误差对所述时间数字转换器的时间测量值进行误差校准。

本发明的另一目的还在于提供一种时间数字转换器，所述时间数字转换器包括上述的误差校准装置。

本发明的又一目的还在于提供一种基于上述时间数字转换器的误差校准装置的误差校准方法，所述误差校准方法包括以下步骤：

所述控制模块接收外部的基准时钟信号，并在所述基准时钟信号的第一上升沿时输出起始脉冲信号至所述时间数字转换器，在所述基准时钟信号的第二上升沿时输出第一停止脉冲信号至所述时间数字转换器，以及在所述基准时钟信号的第三上升沿时输出第二停止脉冲信号至所述时间数字转换器；

所述时间数字转换器根据所述起始脉冲信号与所述第一停止脉冲信号输出第一时间测量值至所述存储模块，并根据所述起始脉冲信号与所述第二停止脉冲信号输出第二时间测量值至所述存储模块；

所述控制模块控制所述存储模块对所述第一时间测量值与所述第二时间测量值进行存储；

所述计算模块根据所述第一时间测量值与所述第二时间测量值计算出所述时间数字转换器的增益误差与失调误差，并将所述增益误差与失调误差发送至所述校准模块；

所述校准模块根据所述增益误差与所述失调误差对所述时间数字转换器的时间测量值进行误差校准。

在本发明中，通过采用包括控制模块、存储模块、计算模块以及校准模块的误差校准装置，使得控制模块接收外部的基准时钟信号，并在基准时钟信号的第一上升沿时输出起始脉冲信号至时间数字转换器，在基准时钟信号的第二上升沿时输出第一停止脉冲信号至时间数字转换器，以及在基准时钟信号的第三上升沿时输出第二停止脉冲信号至时间数字转换器；时间数字转换器根据起始脉冲信号与第一停止脉冲信号输出第一时间测量值至存储模块，并根据起始脉冲信号与第二停止脉冲信号输出第二时间测量值至存储模块；控制模块控制存储模块对第一时间测量值与第二时间测量值进行存储；计算模块根据第一时间测量值与第二时间测量值计算出时间数字转换器的增益误差与失调误差，并将增益误差与失调误差发送至校准模块；校准模块根据增益误差与失调误差对时间数字转换器的时间测量值进行误差校准，以提高时间测量值的精确度，解决了现有的TDC存在因Gain误差和Offset误差导致的测量精度低的问题。

附图说明

图1是本发明一实施例所提供的误差校准装置的模块结构示意图；

图2是本发明另一实施例所提供的误差校准装置的模块结构示意图；

图3是本发明一实施例所提供增益误差、失调误差、时间实际值以及时间测量值之间的关系示意图；

图4是本发明一实施例所提供的误差校准方法的流程示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

以下结合具体附图对本发明的实现进行详细的描述：

图1示出了本发明一实施例所提供的时间数字转换器的误差校准装置10的模块结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：

如图1所示，本发明实施例所提供的误差校准装置10主要用于对时间数字转换器20的时间测量值进行误差校准，其包括控制模块100、存储模块101、计算模块102以及校准模块103。

其中，控制模块100与时间数字转换器20以及存储模块101连接，存储模块101与时间数字转换器20及计算模块102连接，计算模块102与校准模块103连接，校准模块103与时间数字转换器20连接。

具体的，控制模块100接收外部的基准时钟信号CLK，并在基准时钟信号CLK的第一上升沿时输出起始脉冲信号start至时间数字转换器20，在基准时钟信号CLK的第二上升沿时输出第一停止脉冲信号stop1至时间数字转换器20，以及在基准时钟信号CLK的第三上升沿时输出第二停止脉冲信号stop2至时间数字转换器20；时间数字转换器20根据起始脉冲信号start与第一停止脉冲信号stop1输出第一时间测量值至存储模块101，并根据起始脉冲信号start与第二停止脉冲信号stop2输出第二时间测量值至存储模块101；控制模块100控制存储模块101对第一时间测量值与第二时间测量值进行存储；计算模块102根据第一时间测量值与第二时间测量值计算出时间数字转换器20的增益误差与失调误差，并将增益误差与失调误差发送至校准模块103；校准模块103根据增益误差与失调误差对时间数字转换器20的时间测量值进行误差校准。

需要说明的是，在本发明实施例中，第一时间测量值指的是起始脉冲信号start的上升沿与第一停止脉冲信号stop1的上升沿之间的时间间隔，第二时间测量值指的是起始脉冲信号start的上升沿与第二停止脉冲信号stop2的上升沿之间的时间间隔，而时间数字转换器20根据起始脉冲信号start与第一停止脉冲信号stop1获取第一时间测量值，以及时间数字转换器20根据起始脉冲信号start与第二停止脉冲信号stop2获取第二时间测量值均是现有技术，此处不再对其获取过程进行详细论述。

此外，控制模块100控制存储模块101对第一时间测量值与第二时间测量值进行存储的具体过程是：在控制模块100发送第一停止脉冲信号stop1与第二停止脉冲信号stop2的同时，控制模块100会输出采样信号，该采样信号是第一脉冲停止信号经过一段时间延时后的输出信号，该采样信号使得在时间数字转换器20计算出第一时间测量值与第二时间测量值时，控制模块100根据该采样信号将第一时间测量值与第二时间测量值存储在存储模块101中。

进一步地，基准时钟信号CLK的第一上升沿与第二上升沿之间至少间隔一个时钟周期，时钟信号CLK的第二上升沿与第三上升沿之间同样至少间隔一个时钟周期，并且第一上升沿与第二上升沿之间间隔的时钟周期的个数和第二上升沿与第三上升沿之间间隔的时钟周期的个数相等，其中，时钟周期指的是基准时钟信号CLK的周期T。优选的，在本发明实施例中，基准时钟信号CLK的第一上升沿、第二上升沿以及第三上升沿连续，也就是说，基准时钟信号CLK的第一上升沿与第二上升沿之间间隔一个时钟周期，时钟信号CLK的第二上升沿与第三上升沿之间同样间隔一个时钟周期，例如，当将控制模块100根据基准时钟信号CLK输出起始脉冲信号start的时刻记为时间0，则控制模块100根据基准时钟信号CLK输出第一停止脉冲信号stop1的时刻记为时间T，以及根据基准时钟信号CLK输出第二停止脉冲信号stop2的时刻记为时间2T。

进一步地，由于基准时钟信号CLK是经过校准的，其具有很高的精度，因此，当计算模块102接收到存储模块101存储的第一时间测量值与第二时间测量值时，计算模块可以根据公式gain＝(mt2-mt1)/T计算时间数字转换器20的增益误差gain，并根据公式offset＝(2*mt2-mt1)计算出时间数字转换器20的失调误差offset；其中，gain为所述增益误差的值，mt2为第二时间测量值，mt1为第一时间测量值，T为基准时钟信号的周期，offset为失调误差的值。

在本发明实施例中，在基准时钟信号CLK的连续三个上升沿时分别输出起始脉冲信号start、第一停止脉冲信号stop1以及第二停止脉冲信号stop2，以使时间数字转换器20根据起始脉冲信号start与第一停止脉冲信号stop1获取第一时间测量值，并根据起始脉冲信号start与第二停止脉冲信号stop2获取第二时间测量值，进而可提高计算模块102根据第一时间测量值、第二时间测量值以及时钟周期T所得到的增益误差与失调误差的精度。

进一步地，由于失调误差是由起始脉冲信号和停止脉冲信号的响应时间引起的，增益误差主要由时间数字转换器20中的延时单元和采样电路的温度和电压引起的，其中，响应时间指的是时间数字转换器20的电路响应时间，因此，如图4所示，失调误差、增益误差、时间数字转换器20的时间测量值以及实际时间值存在以下关系：mt＝gain*rt+offset，其中，mt为时间数字转换器20输出的时间测量值，rt为实际时间值，gain为增益误差值，offset为失调误差值。

当计算模块102计算出时间数字转换器20的增益误差与失调误差，并将该增益误差与失调误差发送至校准模块103之后，校准模块103可根据公式mt＝gain*rt+offset对时间数字转换器20之后输出的时间测量值进行校准，以提高时间数字转换器20的测量精度，进而得到更为精确的时间测量值。

进一步地，作为本发明一优选实施方式，如图2所示，存储模块101包括第一存储单元101a与第二存储单元101b，第一存储单元101a用于存储第一时间测量值，第二存储单元101b用于存储第二时间测量值，当然本领域技术人员可以理解的是，第一存储单元101a也可以用于存储第二时间测量值，第二存储单元101b也可以用于存储第一时间测量值，而优选的，第一存储单元101a与第二存储单元101b包括但不限于电可擦可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、随机存取存储器(Random-Access Memory，RAM)、静态随机存取存储器(Static Random Access Memory，SRAM)、寄存器(Register)等。

此外，存储模块100也可以仅包括一个存储器，该存储器包括但不限于电可擦可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、随机存取存储器(Random-Access Memory，RAM)、静态随机存取存储器(Static Random Access Memory，SRAM)、寄存器(Register)等，当存储模块100包括一个存储器时，存储模块100的一部分空间用来存储第一时间测量值，而另一部分将存储第二时间测量值。

进一步地，本发明实施例还提供一种时间数字转换器，该时间数字转换器包括误差校准装置10。其中，由于本发明实施例提供的时间数字转换器中的误差校准装置10与图1所示的误差校准装置10相同，因此，本发明实施例所提供的时间数字转换器的具体工作原理，可参考前述关于图1的详细描述，此处不再赘述。

进一步地，图4示出了本发明一实施例所提供基于误差校准装置10的误差校准方法的实现流程，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：

如图4所示，本发明实施例所提供的误差校准方法包括以下步骤：

在步骤S40中，所述控制模块接收外部的基准时钟信号，并在所述基准时钟信号的第一上升沿时输出起始脉冲信号至所述时间数字转换器，在所述基准时钟信号的第二上升沿时输出第一停止脉冲信号至所述时间数字转换器，以及在所述基准时钟信号的第三上升沿时输出第二停止信号至所述时间数字转换器。

其中，基准时钟信号CLK的第一上升沿与第二上升沿之间至少间隔一个时钟周期，时钟信号CLK的第二上升沿与第三上升沿之间同样至少间隔一个时钟周期，并且第一上升沿与第二上升沿之间间隔的时钟周期的个数和第二上升沿与第三上升沿之间间隔的时钟周期的个数相等，其中，时钟周期指的是基准时钟信号CLK的周期T。优选的，在本发明实施例中，基准时钟信号CLK的第一上升沿、第二上升沿以及第三上升沿连续，也就是说，基准时钟信号CLK的第一上升沿与第二上升沿之间间隔一个时钟周期，时钟信号CLK的第二上升沿与第三上升沿之间同样间隔一个时钟周期，例如，当将控制模块100根据基准时钟信号CLK输出起始脉冲信号start的时刻记为时间0，则控制模块100根据基准时钟信号CLK输出第一停止脉冲信号stop1的时刻记为时间T，以及根据基准时钟信号CLK输出第二停止脉冲信号stop2的时刻记为时间2T。

在步骤S41中，所述时间数字转换器根据所述起始脉冲信号与所述第一停止脉冲信号输出第一时间测量值至所述存储模块，并根据所述起始脉冲信号与所述第二停止脉冲信号输出第二时间测量值至所述存储模块。

其中，第一时间测量值指的是起始脉冲信号start的上升沿与第一停止脉冲信号stop1的上升沿之间的时间间隔，第二时间测量值指的是起始脉冲信号start的上升沿与第二停止脉冲信号stop2的上升沿之间的时间间隔，而时间数字转换器20根据起始脉冲信号start与第一停止脉冲信号stop1获取第一时间测量值，以及时间数字转换器20根据起始脉冲信号start与第二停止脉冲信号stop2获取第二时间测量值均是现有技术，此处不再对其获取过程进行详细论述。

在步骤S42中，所述控制模块控制所述存储模块对所述第一时间测量值与所述第二时间测量值进行存储。

其中，控制模块100控制存储模块101对第一时间测量值与第二时间测量值进行存储的具体过程是：在控制模块100发送第一停止脉冲信号stop1与第二停止脉冲信号stop2的同时，控制模块100会输出采样信号，该采样信号是第一脉冲停止信号经过一段时间延时后的输出信号，该采样信号使得在时间数字转换器20计算出第一时间测量值与第二时间测量值时，控制模块100根据该采样信号将第一时间测量值与第二时间测量值存储在存储模块101中。

在步骤S43中，所述计算模块根据所述第一时间测量值与所述第二时间测量值计算出所述时间数字转换器的增益误差与失调误差，并将所述增益误差与失调误差发送至所述校准模块。

其中，所述计算模块根据所述第一时间测量值与所述第二时间测量值计算出所述时间数字转换器的增益误差与失调误差，并将所述增益误差与失调误差发送至所述校准模块具体为：

计算模块根据公式gain＝(mt2-mt1)/T计算增益误差，并根据公式offset＝(2*mt2-mt1)计算出失调误差；其中，gain为增益误差的值，mt2为第二时间测量值，mt1为第一时间测量值，T为基准时钟信号的周期，offset为失调误差的值。

在步骤S44中，所述校准模块根据所述增益误差与所述失调误差对所述时间数字转换器的时间测量值进行误差校准。

其中，所述校准模块根据所述增益误差与所述失调误差对所述时间数字转换器的时间测量值进行误差校准具体为：

校准模块根据公式mt＝gain*rt+offset对时间测量值进行校正；其中，mt为时间数字转换器输出的时间测量值，rt为实际时间值。

在本发明实施例中，通过采用包括控制模块、存储模块、计算模块以及校准模块的误差校准装置，使得控制模块接收外部的基准时钟信号，并在基准时钟信号的第一上升沿时输出起始脉冲信号至时间数字转换器，在基准时钟信号的第二上升沿时输出第一停止脉冲信号至时间数字转换器，以及在基准时钟信号的第三上升沿时输出第二停止脉冲信号至时间数字转换器；时间数字转换器根据起始脉冲信号与第一停止脉冲信号输出第一时间测量值至存储模块，并根据起始脉冲信号与第二停止脉冲信号输出第二时间测量值至存储模块；控制模块控制存储模块对第一时间测量值与第二时间测量值进行存储；计算模块根据第一时间测量值与第二时间测量值计算出时间数字转换器的增益误差与失调误差，并将增益误差与失调误差发送至校准模块；校准模块根据增益误差与失调误差对时间数字转换器的时间测量值进行误差校准，以提高时间测量值的精确度，解决了现有的TDC存在因Gain误差和Offset误差导致的测量精度低的问题。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。