冲击试验模块及其测试板的制作方法

本发明涉及一种冲击试验模块及其测试板，且特别是涉及一种可适用于超过标准机械冲击测试的冲击试验模块及其测试板。

背景技术：

当系统或模块遭受到冲击时，在电路板上的电子组件往往因为焊接不良，或者因结构设计所产生的自然振动频率，而放大由系统或模块所传递至电子组件的冲击能量。对于电子组件而言，体积越小则自然频率(Nature frequency)越高。

当系统或模块等产品在运输过程中的震动，或突然施加外力时，所造成的机械冲击可能扰乱产品的操作特性。因此，对于质量轻且体积小的IC芯片等电子组件进行冲击试验时，通常会进行机械冲击测试，以确认产品在受到严重的冲击时，所可能产生的问题。

举例而言，在评估手持产品模块(module)在冲击试验环境下，电路板上的电子组件或焊点是否发生任何不良的情况时，可利用电路板阶掉落试验(board-level drop test)，测试手段是利用标准化的测试板(EVB)及标准测试方法(JESD22-B111)来评估组件的焊点是否有问题。

请参照图1A及图1B，分别显示现有技术的测试模块以及标准化测试板。请参照图1A，测试模块1包括载具11以及标准化测试板10。

请参照图1A及图1B，详细而言，多个电子组件13通过表面黏着技术(surface mount technology,SMT)被焊接在标准化测试板10上。另外，标准化测试板10具有四个螺丝孔100a～100d，且四个螺丝孔100a～100d分别位于标准化测试板10的四个角落。当标准化测试板10放置于载具11上时，多个螺栓12a～12d分别通过螺丝孔100a～100d将标准化测试板10锁附在载具11上，以进行测试。

然而，前述的测试模块1仅适用于标准测试方法，也就是峰值加速度(peak acceleration)小于2900G，冲击时间0.3ms的条件下进行测试。当测 试条件更严苛时，例如峰值加速度为10000G，冲击时间小于0.25ms时，原先的标准化测试板10在测试之后会变形翘曲(warpage)，且设置于标准化测试板10上的部份电子组件13会损坏，而造成技术人员无法判定焊接质量。因此，原先的标准化测试板10已无法适用在更严苛的测试条件。

技术实现要素：

本发明提供一种冲击试验模块及其测试板，可适用在峰值加速度超出标准测试方法(JESD22-B111)，如10000G，冲击时间0.25ms的条件下进行机械冲击测试。

本发明其中一实施例提供一种测试板，用于承载多个电子组件，以进行机械冲击试验，其中机械冲击试验在峰值加速度大于2900G，冲击时间小于0.3ms的条件下进行，其中所述测试板包括多个贯穿测试板而形成的固定孔以及多个芯片预设区，其中多个芯片预设区分别用以设置多个电子组件，且每一个芯片预设区的周围设有至少四个环绕芯片预设区的固定孔。

本发明另一实施例提供一种冲击试验模块，用于承载多个电子组件，以进行机械冲击试验，其中机械冲击试验在加速度值大于2900G，脉冲时间周期小于0.3ms的条件下进行。冲击试验模块包括测试板、承载治具以及多个固定件。测试板包括多个贯穿测试板而形成的固定孔以及多个芯片预设区，其中多个芯片预设区分别用以设置多个电子组件，且每一个芯片预设区的周围设有至少四个环绕芯片预设区的固定孔。承载治具用以承载至少一个测试板。多个固定件用以分别穿设多个固定孔，以将测试板固定于承载治具。

综上所述，本发明所提供的冲击试验模块及其测试板，在每一个电子组件的周围均设置固定件，可应用于更严苛的测试条件。除此之外，可排除因测试板设计不良而造成电子组件损坏的问题，而相对提高测试的准确性。

为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

图1A绘示现有的测试模块的立体示意图。

图1B绘示现有的测试板及电子组件的俯视示意图。

图2A绘示本发明实施例的测试板的俯视示意图。

图2B绘示图2A中的测试板在区域A的局部放大图。

图3A绘示本发明实施例的冲击试验模块的立体图。

图3B绘示图3A中沿线IIIB-IIIB的剖面示意图。

图4绘示固定件与电子组件在不同距离时，测试板的位移量以及焊点剥离应力的模拟测试结果。

图5绘示固定件与电子组件在不同距离时，电子组件的弯曲量的仿真测试结果。

【符号说明】

现有测试模块 1

载具 11

标准化测试板 10

螺栓 12a～12d

螺丝孔 100a～100d

电子组件 13

冲击试验模块 2

承载治具 21

底部 210

测试板 20

芯片预设区 200

固定孔 201

中心点 200c

固定件 22

支撑部 211

支撑部顶面 211a

曲线 S、W1～W4

距离 D

对角线长度的一半 D1

具体实施方式

图2A绘示本发明一实施例的测试板的俯视示意图。本发明实施例所提供的测试板20用以承载多个电子组件13，以进行机械冲击试验(mechanical shock test)。前述的机械冲击试验可以是电路板阶掉落试验(board-level drop test)，测试时的峰值加速度(acceleration peak)超出标准测试方法(JESD22-B111)，也就是大于2900G，且冲击时间(pulse duration)小于0.3ms。

如图2A所示，本发明实施例的测试板20上已布设多条线路(未图示)，且具有多个贯穿测试板20而形成的多个固定孔201。当多个电子组件13设置于测试板20时，至少四个固定孔201对称地环绕每一个电子组件13的周围，且电子组件13至其中一个所述固定孔201的最短距离等于或大于电子组件13的对角线长度的一半。

详细而言，在本发明实施例中，测试板20上已预先定义出多个芯片预设区200。每一个芯片预设区200分别用以放置一个电子组件13。前述的电子组件13例如是手持式产品的集成电路芯片(IC chip)。具体而言，电子组件13可通过表面黏着技术(surface mount technology)焊接于测试板20上，并设置于芯片预设区200中。

在本实施例中，芯片预设区200的面积大小与边界和电子组件13的尺寸相符。也就是说，芯片预设区200的大小可以根据电子组件13的尺寸来设计，在本发明实施例中并不特别限制。另外，在本发明实施例中，电子组件13为四边形，因此芯片预设区200也呈四边形，但电子组件13也可以是其他形状，芯片预设区200的形状亦根据电子组件13的尺寸来设计，本发明并不加以限定。

如图2A所示，在本发明实施例中，测试板20上的多个固定孔201是呈矩阵排列，且在每一个芯片预设区200的周围设有至少四个环绕芯片预设区200的固定孔201。

进一步而言，请配合参照图2B，显示图2A中的测试板在区域A的局部放大图。如图2B所示，芯片预设区200具有一中心点200c及四个顶点(未标出附图标记)。前述环绕芯片预设区200的四个固定孔201会大致对称地设置于芯片预设区200的周围。也就是说，在芯片预设区200的每一边界或每一个顶点会分别对应设有一个固定孔201。

如此，当电子组件13被设置在芯片预设区200，且测试板20通过固定孔201设置于承载治具并进行测试时，可使电子组件13周围的应力分布较平均。

在图2B所示实施例中，四个固定孔201是分别对应芯片预设区200的四个顶点所设置，并分别和芯片预设区相隔预定距离。

在本实施例中，芯片预设区200的中心点200c分别与四个固定孔201的中轴线所形成的四条连线，会分别通过芯片预设区200的四个顶点。须说明的是，四个固定孔201和芯片预设区200的距离若太近，在后续的机械冲击测试中，很容易造在电子组件13的边角累积应力，而造成电子组件13损坏。

因此，固定孔201的中轴线和芯片预设区200之间的距离D等于或大于芯片预设区200的对角线长度的一半，也就是等于或大于中心点200c与芯片预设区200的顶点之间的最短距离D1，可避免电子组件13在机械冲击测试过程中损坏的问题。

此外，在本发明实施例中，并没有特别限制固定孔201的位置。在其他实施例中，四个固定孔201也可以对应芯片预设区200的四边而形成在芯片预设区200的周围。也就是说，芯片预设区200的中心点200c与四个固定孔201所形成的四条连线，是分别和芯片预设区200的四边相交。据此，只要芯片预设区200至固定孔201的最短距离是等于或大于芯片预设区200的对角线长度的一半，本发明实施例中并没有限制固定孔201的位置。

在本实施例中，上述四个固定孔201和芯片预设区200之间的距离均相等，但在其他实施例中，四个固定孔201和芯片预设区200之间的距离不一定相同。然而，只要四个固定孔201之中，和芯片预设区200之间的最短距离是等于或大于芯片预设区200的对角线长度的一半，即可达到本发明的效果。

另外，本发明实施例中的测试板20的厚度较厚，也有利于使测试板20被应用在较严苛的测试条件(峰值加速度10000G，冲击时间小于0.3ms)中。因此，本发明实施例的测试板20的厚度相较于现有的标准测试板20的厚度更厚。通常现有的标准测试板20的厚度为1mm，本发明实施例所提供的测试板20的厚度可增加至1.25mm以上。

请参照图3A及图3B。图3A绘示本发明实施例的冲击试验模块的立体图，图3B绘示图3A中沿线IIIB-IIIB的剖面示意图。本发明实施例的冲击试验模块2包括测试板20、承载治具21及多个固定件22。

测试板可以是图2A所示的测试板20，本实施例中的测试板20和前一实施例相同的部分不再赘述。在本实施例中，测试板20的每一个芯片预设区200已经分别设置一个电子组件13。

请一并参照图3A与图3B，承载治具21用以承载至少一个测试板20。在本实施例中，承载治具21包括一外框(未标附图标记)、一底部210以及多个由底部210朝向测试板20突出的支撑部211，其中支撑部211的位置是对应于测试板20的多个固定孔201的位置。

当测试板20设置于承载治具21上时，多个固定件22分别穿设多个固定孔201，以将测试板20固定于承载治具21。详细而言，请参照图3B，每一个支撑部211的顶面211a设有一定位孔(未标附图标记)。当固定件22穿过对应的固定孔201之后，固定于支撑部211的定位孔内，从而将测试板20固定于承载治具21。在本发明实施例中，固定件22可以是螺栓或螺钉等锁附组件，固定孔201与定位孔可以是用来配合固定件22的螺孔。

须说明的是，当测试板20被固定在承载治具21上之后，除了被支撑部211所支撑的部分之外，其他部分会悬空设置于承载治具21的底部210上方。因此，在机械冲击测试的过程中，特别是在峰值加速度10000G，冲击时间0.25ms的测试条件下，测试板20没有被固定件22固定的部分，会以固定件22为支点而上下振动。

由于在测试过程中，应力会集中在固定件22的附近。若是固定件22与电子组件13的距离太近，集中于固定件22附近的应力会导致电子组件13损坏。

据此，在本发明实施例中，固定件22至电子组件13的距离(也就是前述固定孔201至芯片预设区200的距离D)需等于或大于电子组件13的对角线长度的一半距离，亦即是D1的距离，以免电子组件13在测试过程中损坏。

请参照图4，绘示固定件与电子组件在不同距离时，测试板的位移量以及焊点剥离应力的模拟测试结果。在本实验例中，电子组件的对角线长度为16.4mm，因此对角线长度的一半为8.2mm。

在图4中，曲线S代表在相同的测试条件(峰值加速度10000G，冲击时间0.25ms)下，不同的距离D时，所仿真出的电子组件的焊点剥离应力(land solder peeling stress)。由图4可以看出，当距离D为4.92mm或8.04mm时，也就是小于对角线长度的一半(8.2mm)时，所模拟出的焊点剥离应力值会达到38MPa至51MPa左右。而当焊点剥离应力值在35MPa以上时，在实际进行机械冲击测试时，仍有可能造成电子组件损坏。

因此，使固定孔201至芯片预设区200的距离D大于8.2mm，可确保电子组件不会因测试板设计不良，导致在测试过程中被损坏，而可得到较准确的测试结果。

另外，由图4中也可看出在相同的测试条件(峰值加速度10000G，冲击时间0.25ms)下，不同的距离D时，所模拟出的测试板的位移量。也就是说，随着距离D增加，测试板的上下变形位移量会随之增加。值得说明的是，虽然当距离D较大时，测试板的上下变形位移量较大，但并不会因此而造成电子组件损害。

接着，请参照图5，曲线W1～W4绘示固定件与电子组件在不同距离D下，电子组件的弯曲量的仿真测试结果。在图5中，横轴代表由电子组件的其中一个顶点至另一个对角顶点的距离。

由图5中可以看出，当距离D为4.92mm或8.04mm时，也就是小于对角线长度的一半(8.2mm)时，电子组件的弯曲量的斜率变化幅度较大。当距离D为10.93mm，也就是大于8.2mm时，斜率的变化幅度较小。

因此可以进一步证明，相较于距离D为10.93mm的状况，当距离D小于对角线长度的一半时，电子组件的边角会承受更大的应力，且有可能造成电子组件损坏。

综上所述，相较于现有的标准化测试板11而言，本发明所提供的冲击试验模块及其测试板，在每一个电子组件的周围均设置固定件，可应用于更严苛的测试条件。除此之外，可排除因测试板设计不良而造成电子组件损坏的问题，而相对提高测试的准确性。

虽然本发明的实施例已揭露如上，然本发明并不受限于上述实施例，任何所属技术领域中技术人员，在不脱离本发明所揭露的范围内，当可作些许的更动与调整，因此本发明的保护范围应当以后附的权利要求所界定的为准。