ATE测量线路中的阻抗校准补偿方法与流程

本发明涉及半导体制造领域，更具体地说，本发明涉及一种ATE(自动测试设备)测量线路中的阻抗校准补偿方法，用于在使用ATE进行测试时对测量线路上的电阻进行校准补偿。

背景技术：

集成电路芯片在加工完成后需要进行测试，通常采用ATE来完成集成电路芯片的量产测试。ATE内部资源通过测试负载板连接到被测芯片的管脚。在此过程中，ATE内部资源板及测试负载板上每个通道的走线，外围电路均具有一定的电阻特性,安装在测试负载板上的测试夹具本身也具有一定的电阻；同时，ATE资源接口与测试负载板的接触以及负载板上测试夹具与芯片的接触也会有接触电阻。这些电阻会影响输入或输出信号，进而可能造成测试失效。

具体地，目前ATE测试设备的DC(直流)子系统有两种结构存在：一是施流测压，二是施压测流。但由于线路上电阻的存在，当有电流流过时，这部分电阻就会分压，从而导致施流测压时测量的电压值或者施压测流时实际施加的电压不准确。线路中的电阻很小，当在施加小电流时，以此带来的误差压降很小，并不会对测试结果有很大影响。但如果是施加的大电流，即使线路中电阻很小，但电流与电阻相乘，误差压降则很大，从而会影响测试结果，造成测试失效。

如果不针对测量通道上的电阻特性造成的影响进行校准补偿，可能会造成测试结果的误判。

技术实现要素：

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够对测量线路上的电阻进行测量，并在量产测试程序中进行校准补偿的方法，从而提高测试良率，并节省测试成本。

为了实现上述技术目的，根据本发明，提供了一种ATE测量线路中的阻抗校准补偿方法，包括：

第一步骤：按照待测芯片的尺寸大小，制造与待测芯片尺寸相同的铜块；

第二步骤：将铜块置于测试夹具内，夹具的各测试探针与铜块接触；

第三步骤：针对各个ATE测试资源通道，采用施流测压方式和/或施压测流方式来测试并计算测量线路等效电阻；

第四步骤：在测量待测信号时，将ATE测试资源通道的相应的测量线路等效电阻作为误差，从在最终测量值中去除所述误差的相关数值以得到校准后的测量结果。

优选地，在第四步骤，将针对各个ATE测试资源通道测试得到的测量线路等效电阻存储为全局变量，并且在测量待测信号时，调用ATE测试资源通道的相应的测量线路等效电阻的对应全局变量作为误差。

优选地，制造的铜块的表面平整。

优选地，夹具的各测试探针与铜块接触的方式使得接触电阻最小化。

优选地，施流测压方式指的是利用ATE测试资源通道对铜块施加测试电流，并检测测量线路上的电压，而且通过计算测量线路上的电压除以测试电流的值来计算测量线路等效电阻。

优选地，施压测流方式指的是利用ATE测试资源通道对铜块施加测试电压，并检测测量线路上的电流，而且通过计算测试电压除以测量线路上的电流的值来计算测量线路等效电阻。

优选地，ATE测试资源通道的等效电阻包括：测试资源板信号通道中的电阻、ATE资源接口与测试负载板连接产生的接触电阻、测试负载板上的走线及外围产生的等效电阻、测试负载板与其上的测试夹具相连产生的接触电阻、测试夹具的测试探针的电阻、以及测试夹具测试探针与芯片接触产生的接触阻抗。

本发明提出了一种能够准确测量线路中的电阻，并在测试中对该部分电阻造成的影响进行校准补偿的方法，由此消除了ATE测量线路中的电阻对测试结果的影响。从而，本发明能够获得更准确的测试结果，减少外部硬件带来的测试误差，最终提高测试良率，节约测试成本。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了ATE测量线路等效电阻示意图。

图2示意性地示出了根据本发明优选实施例的ATE测量线路中的阻抗校准补偿方法的流程图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

图1示意性地示出了ATE测量线路等效电阻示意图。如图1所示，在ATE测量线路中，测试信号从ATE内部资源输出，测试资源板本身信号通道存在电阻R1；ATE资源接口与测试负载板连接存在接触电阻R2；测试负载板因其上走线及外围存在等效电阻R3；测试负载板上与其上的测试夹具相连存在接触电阻R4，测试夹具本身的测试探针(pogo pin)存在电阻R5；测试夹具测试探针(pogo pin)与芯片接触存在接触阻抗R6，所有这些电阻之和在此被处理为ATE测量线路上的等效电阻(测量线路等效电阻)。

图2示意性地示出了根据本发明优选实施例的ATE测量线路中的阻抗校准补偿方法的流程图。

具体地，如图2所示，根据本发明优选实施例的ATE测量线路中的阻抗校准补偿方法包括：

第一步骤S1：按照待测芯片的尺寸大小，制造与待测芯片尺寸相同的铜块；优选地，制造的铜块的表面平整。

第二步骤S2：将铜块置于测试夹具内，夹具的各测试探针与铜块接触；优选地，夹具的各测试探针与铜块接触的方式(例如接触良好)使得接触电阻最小化(尽量小)；

第三步骤S3：针对各个ATE测试资源通道，采用施流测压方式和/或施压测流方式来测试并计算测量线路等效电阻；

其中，施流测压方式指的是利用ATE测试资源通道对铜块施加测试电流(使得测试线路流经的电流大小等于该测试电流)，并检测测量线路上的电压，而且通过计算测量线路上的电压除以测试电流的值来计算测量线路等效电阻。

施压测流方式指的是利用ATE测试资源通道对铜块施加测试电压(使得测试线路上的电压大小等于该测试电压)，并检测测量线路上的电流，而且通过计算测试电压除以测量线路上的电流的值来计算测量线路等效电阻。

第四步骤S4：在测量待测信号时，将ATE测试资源通道的相应的测量线路等效电阻作为误差，从在最终测量值中去除所述误差的相关数值以得到校准后的测量结果。

例如，可以将针对各个ATE测试资源通道测试得到的测量线路等效电阻存储为全局变量，并且在测量待测信号时，调用ATE测试资源通道的相应的测量线路等效电阻的对应全局变量作为误差。

针对现有技术中存在的测试时测量线路的电阻可能会造成测试结果不准确从而导致测试失效的技术问题，本发明提出的一种能准确测量ATE测量线路等效电阻的方法，并且该方法能够对待测信号进行校准补偿，消除关键通道线路的电阻特性对测试结果的影响。

下面讨论本发明的具体示例。

在某个特定测试项测试过程中，测试要求对待测芯片的数字输出管脚施加80mA电流，并测试此时这些输出管脚上的电压值。如果测试结果落在0V-0.4V的区间内，则记作通过测试，否则记作测试未通过。此时，因测量线路等效电阻的存在，给实际的测试结果带进了(80mA*等效电阻)大小的误差，从而造成了部分管脚该项测试失效。

因ATE各个测量通道的线路走线不同，接触电阻也不一样，所以需要对各个测量通道的线路等效电阻进行测试及标定。由此根据本发明设计一款与待测芯片相同尺寸大小且表面平整的铜块，将它置于测试夹具内。ATE施加一个例如1A大小电流，此电流流经等效电阻到达铜块(地)，则ATE可以读回一个电压值，由此算出此通路上的电阻值等于读回的电压值除以1A。依此方法，将所有需要使用到的通道等效电阻值测试出来。将所有等效电阻值存在数组中供后续引用。

此后，在该特定测试项测试中，利用测量出的各通道线路等效电阻值，在程序中去除掉等效电阻带来的误差电压(即，80mA*等效电阻)，保证了测试结果的准确性。

综上所述，本发明提出了一种能够准确测量线路中的电阻，并在测试中对该部分电阻造成的影响进行校准补偿的方法，由此消除了ATE测量线路中的电阻对测试结果的影响。从而，本发明能够获得更准确的测试结果，减少外部硬件带来的测试误差，最终提高测试良率，节约测试成本。

此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。